Формирователь импульсов Советский патент 1986 года по МПК H03K5/04 

Ф14г.1

Изобретение относится к импульсной технике и может быть использовано в устройствах для обработки информации .

Цель изобретения - увеличение быстродействия при одновременном увеличении надежности работы.

На фиг. 1 приведена электрическая функциональная схема устройства; на фиг. 2 - временные диаграммы,, поясня- юпще его работу.

Формирователь импульсов содержит 1К-триггер 1, элемент 2 задержки, элемент ШИ-НЕ 3, дополнительньй элемент 4, элемент ИЛИ 5, выход которого соединен с выходной шиной 6, первый вход - с прямым выходом 1К триггера 1 и с входом элемента 2 задержки, выход которого соединен с нторым входом элемента ИЛИ 5 и с первым входом элемента ИЛИ-НЕ 3., второй вход которого соединен с инверсным выходом 1К-триггера 1, К-вход которого соединен с выходом элемента lifW-HE 3, 1-вход - с выходом дополнительного элемента 4, первый вход которого соединен с входной шиной 7 5 второй вхед - с выходом элемента. ИЛИ 5 о

Формирователь импульсов работает следующим образом с

В исходном состоянии на прямом выходе триггера 1 (фиг. 2& ), на выходе элемента 2 задержки (фиг. 2 г ) , яа выходе элемента ШЖ 5 (фиг. 26) {выходной шине 6, на выходе элемента 3 (фиг. ,яа входной шине 7 () присутствует уровень логич ;ского О, на входе элемента 4 и инверсном выходе триггера Ч - уровень логической 1. При поступлении на входную шину 7 входного импульса, на выходе элемента 4 (фиг, 25) появляется уровень логического О, что обеспечивает установку триггера 1 в единичное состояние. Уровень логической 1 с. прямого выхода Tpnrfepa 1 подается на вход элемента 2 задержки и на второй вход элемента 5, что обеспечивает появление уровня логической 1 на выходе элемента 5 и уровня логического О на выходе элемента 4

Одновременно уровень логического О с инверсного выхода триггера 1 подается на первый вход элемента 3,

0

3

при этом на выходе этого элемента появляется уровень логической 1, что обеспечивает подготовку триггера 1 к сбросу. По истечении времени t,, равного времени задержки элемен- та 2 задержки, на его выходе появляется уровень логической 1, который подтверждает наличие сигнала на выходе элемента 5 и способствует появлению логического О на выходе элемента ИЛИ-НЕ 3, что обеспечивает сброс триггера 1 в нулевое состояние, т.е. подготавливает его для принятия следующего импульса с шины 7. По окончании импульса на выходе элемента 2 задержки, на выходе элемента ИЛИ 5 завершается формирование выходного импульса.

Таким образом, на прямом выходе триггера 1 формируется импульс длительностью, равной времени задержки tj импульса элементом 2 задержки, который, проходя через элемент 2 задержки, обеспечивает формирование на выходе элемента ИЛИ 5 и на шине 6 устройства единичного импульса длительностью Lj 2t,. По окончании формирования выходного импульса на шине 6 и входного импульса на шине 7 появляется разрешающий уровень на 1 входе триггера 1.

Формула изобретения

Формирователь импульсов, содер- триггер, прямой вьгход которого соединен с первым входом элемента ИЛИ и входом элемента задержки, выход которого соединен с вторым входом элемента ИЛИ, выход которого соединен с выходной шиной, элемент ИЛИ-НЕ и входную шину, о т л к - ч а ю ш, и и с я тем, что, с пелью увеличения быстродействия при одновременном увеличении надежности работы, в него введен дополнительный элемент ИЛИ-НЕ, выход которого соединен с 1-входом триггера 1К-типа, первый вход - с входной шиной, второй вход - с выходом элемента ИЛИ, второй вход которого соединен с первым входом элемента ШШ-НЕ, второй вход которого соединен с инверсным выходом т риггера, К-вход которого соединен с вькодом элемента ИЛИ-НЕ.

Изобретение может быть использовано в устройствах для обработки информации. Цель изобретения - увеличение быстродействия и надежности работы. Устройство содержит JK-триггер 1, элемет 2 задержки, элементы ИЛИ-НЕ 3 и 4, элемент ИЛИ 5, входную шину 7 и выходную шину 6. Достижению поставленной цели способствует введение в устройство элемента ИЛИ-НЕ 4 и образование новых связей между его элементами. В описании приведены временные диаграммы, поясняющие работу устройства. 2 ил. 7