Устройство для управления транзисторным инвертором Советский патент 1986 года по МПК H02M7/48 

Изобретение относится к электротехнике, а именно к преобразователям юетоянно- го напряжения в переменное, и может быть использовано в электроггриводе, для питания устройства автоматики и телемеханики.

Целью изобретения является расширение диапазона регулирования выход,ного нанря- жения преобразователя.

Ма фиг. 1 представлена схема устройства; на фиг. 2 - временные диаграммы, поясняющие его работу.

Инвертор может быть выполнен, например, но мостовой схеме на диодно-тран- зисторных ключах, t-4, одна, диагональ которого подключена к источнику входногч) напряжении, а другая - к нагрузке 5. Устройство для управления инвертором содержит последовательно соединенные формирователь 6 временных интервалов, счетчик 7 и логический блок 8, четыре выхода которого подключены к управляющих входам ключей 1 4 инвертора, управляемые делители 9 и 10 напряжений, входы которых подключены к выходу блока 8. Выход управляемого делителя 9 через интегратор 11 подключен к входу норового блока 12 с / 5-триггером, выход которого соединен с ус- таноБОчны.м входо.м ключа 13 сброса интег - ратора И и с входом блока 8.

К источнику 14 управляющего напряжения подключен второй вход блока 12 и управляемый де штель 10, выход которого подключен к интегратору 15. Выход формирователя 16 соединен с / -входом триггера блока 12.

В качестве порогового элемента блока 12 может быть использован, например, однопе- реходный транзистор. Формирователь 6 может быть выполнен, например, на основе интегратора 15 и порогового элемента 16, вход которого подключен к установочному входу интегратора 15.

Устройство работает следующим образом.

С выхода делителя 10 на вход интегратора 15 формирователя 6 поступает на- нряже1П1е

и т,(1)

где т --- коэффициент деления делителя 10;

(Уу - - напряжение па зыходе источника 14. При этом на выходе интегратора 15 формируется напряжение (фиг. 2).

Когда это напряжение достигает значения порога срабатывания порогового элемента 16, на выходе порогового элемента 16, т. е. на выходе формирователя 6, формируется импу;1ье (Уе, устанавливающий интегратор 15 в исходное состояние, после чего процесс повторяется.

Импульсы Uf, поступают на вход счетчика 7 и / -вход / 5-триггера блока 12.

В начале каждого интервала на выходе / 5-триггера формируется импульс , за- крывающ,ий ключ 13 интегратора 11. При этом на выходе интегратора 11 вырабатывается напряжение (Уц (интегрируется О э).

0

5

0

0

5

0

5

Напряж:ение U поступает на вход порогового блока 12, имеющего порог срабатывания, пропорциональный U-,.

Когда напряжение на входе порогового блока 12 достигает значения панряже- ния его порога срабатывания, на входе од- нопереходного транзистора блока 12 формируется импульс, поступающий на 5-вход триггера блока 12, в результате чего на его выходе вырабатывается напряжение (У|9, открывающее ключ 13. При этом ключ 13 шунтирует конденсатор интегратора 11 и вход порогового элемента блока 12 до окончания текущего интервала модуляции Г«.

С приходом с фор.мирователя 6 следующего импульса процесс повторяется. При этом на выходе старшего разряда счетчика 7 формируются и.мпу;1ьсы длительностью Гн/2, поступающие на входы элементов И - ИЛИ-НЕ блока 8 и на его выходы. На перво.м из подсоединенных к ключам 1-4 выходов блока 8 формируется напряжение , повторяющееся напряжение Q на выходе счетчика, а на втором выходе - - напряжение U i, инверсное U. На выходах блока 8, управляющих ключами 3 и 4, формируются импульсы из и U V . Таки.м образом, нагрузка 5 (фиг. 2) в течение времени /н оказывается подключенной через ключи силового каскада к источнику входного напряжения, а в течение времени (Гм - /) - закороченной ключами силового каскада. При постоянных Uy, Uf и при из.менении во время коэффициентов деления т делителя 10 и т-2 делителя 9.путем подключения разных резисторов второго плеча с по.мощью дешифратора блока 8 так, чтобы их отношение изменялось по синусоидальному закону, среднее за период модуляции значение импульсов выходного напряжения пропорционально среднему за это же время значению синусоидального напряжения. Возможность одновре.менного изменения коэффициентов т и т2, а следовательио, длительностей TV и /и позволяет получить за TV .минимальное значение импульсного нанряже- ния за счет одновре.менного уменыиения /ц и увеличения 7м, а максимальное - за счет одновременного увеличения H и у.мень- шения 7м, и сформировать больщее количество импульсов, среднее за интервал .модуляции Т значение которых пропорционально среднему за это время значению синусоидального напряжения, т. е. улучшить качество выходного нап)яжения при постоянном количестве импульсов в интервале и расширить диапазон его регулирования.

Интервалы времени, в течение которых па выходе формирователя 6 формируются короткие импульсы, используются для создания нулевой паузы при перек,. 1ючении ключевых элементов инвертора, что позволяет устранить сквоз}1ые токи и повысить КПД

преобразователя, не создавая дополнительных устройств для организации такой паузы. Применение устройства позволяет расширить диапазон регулирования вь1ходного напряжения преобразователя, а также улучшить его спектральный состав, снизив уровень боковых гармоник в спектре.

Формула изобретения

Устройство для управления транзистор- ным инвертором, содержашее источник управляющего напряжения, выход которого подключен к первому входу порогового блока, второй вход которого соединен с выходом интегратора с ключом сброса, вход интегратора соединен с выходом управляемого делителя входного напряжения, выход порогового блока соединен с входом ключа сброса интегратора и первыми входами логического блока, вторые, входы которого подключены к выходам счетчика, первые вы- ходы логического блока соединены с управляющими входами управляемого делителя входного напряжения, вторые выходы предназначены для подключения к транзисторам инвертора, формирователь временных интервалов, выход которого соединен с вхо-

Q 5

5

дом счетчика, отличающееся тем, что, с целью расширения диапазона регулирования, оно снабжено управляемым делителем управляющего напряжения, логический блок выполнен на дешифраторе и двух элементах И-ИЛИ-НЕ, а пороговый блок снабжен / 5-триггером, причем выход источника управляющего напряжения соединен с входом формирователя временных интервалов через управляемый делитель управляющего напряжения, управляющий вход которого соединен с первым входом логического блока, которым является выход дешифратора, входы которого подключены к выходам младших разрядов счетчика, вторыми выходами логического блока являются выходы элементов И-ИЛИ -НЕ, реализующие функции

ty,3; t;2 Q,;

О з Qt/ V U, QU« V Qt/n,

где Q - выход старшего разряда счетчика;

U« - выход порогового блока, входами порогового блока являются входы порогового элемента, выход которого соединен с S-входом / 5-триггера, / -вход которого подключен к выходу формирователя временных интервалов, а выходы являются выходами порогового блока.

Изобретение позволяет расширить диапазон регулирования устройства для управления транзисторным инвертором. Устройство содержит последовательно соединенные формирователь 6 временных интервалов, счетчик 7 и логический блок 8. Выходы блока 8 подключены к управляющим входам ключей 1, 2, 3, 4 инвертора, а также к входам управляемых делителей 9 и 10. Выход делителя 9 через интегратор 1 1 соединен с / 5-триггером, выход которого соединен с установочным входом ключа 13 сброса интегратора 11 и с входом блока 8. Возможность одновременного изменения коэффициентов деления делителей 9 и 10 позволяет сформировать большее количество импульсов, среднее за интервал модуляции значение которых пропорционально среднему за это время значению синусоидального напряжения, т. е. улучпшть качество выходного напряжения и при постоянном количестве импульсов в интервале расширить диапазон его регулирования. 2 ил. (Л 1чЭ ND 00 to о ел