Устройство для определения достоверности передачи бинарной информации Советский патент 1986 года по МПК H04B3/46 

дешифратор 3 кодовых комбинаций, регистр 4 сдвига, блок 5 полусумматоров, электронньш ключ 6, блок 7 синхронизации, формирователь 8 импульсов, три счетчика 9-11 импульсов (СИ), два триггера 12, 13 и два эл-та ИЛИ 14, 15. Цель достигается введением эл-та ИЛИ 15, СИ 10, 11 и триггера 13. Эл-т ИЛИ 14 открыт при приходе отрезка испытательного текста и при наличии фазировки по циклу. При приходе следующего отрезка испытатель- ного текста импульс с выхода дешифратоИзобретение относится к измерительной технике и может быть использовано для оценки качества передачи дискретной информации в системах связно

Цель изобретения - сокращение времени определения достоверности.

На чертеже представлена структурная электрическая схема устройства для определения достоверности пере- дачи бинарной информации.

Устройство содержит входной блок блок 2 сравнения, дешифратор 3 кодовых комбинаций, регистр 4 сдвига, блок 5 полусумматоров, электронный ключ 6, блок 7 синхронизации, фор- мирователь 8 импульсо.в, первый 9, второй 10 и третий 11 счетчики импульсов, первый 12 и второй 13 триггеры и первый 14 и второй 15 элемен- ты ИЛИ.

Устройство работает следую11р1м образом.

В исходном состоянии первьй триггер 12 находится в таком положении, .при котором электронньй ключ 6 коммутирует вход регистра 4 сдвига с выходом входного блока 1, а третий счетчик 11 импульсов находится в режиме счета импульсов, поступающих с выхода формирователя 8 импульсов. Второй триггер 13 находится в таком состоянии, при котором первьй элемен ИЛИ 14 закрыт, а счетчики 9 и 10 импульсов находятся в режиме счета. При записи N символов испытательного текста в регистр 4 сдвига, где N

29970

ра 3 опрокидывает триггер 13 в состояние отсутствия фазировки по циклу. СИ 9, 10 проверяют наличие фазировки. Если фазировка не нарушилась, триггер 13 опрокидывается и осуществляется процесс измерения достоверности. Поэлементное фазирование принимаемых и вырабатываемых символов осуществляет блок 7 синхронизации. Короткие импульсы, необходимые для работы бло ка 2 сравнения , образуются с помощью формирователя импульсов 8. 1 ил.

длина регистра 4 сдвига, на выходе третьего счетчика 11 импульсов, име- кнцего коэффициент пересчета, равньй N, формируется импульс, который опрокидывает триггер 12. При этом триггер 12 коммутирует электронный ключ 6 таким образом, что регистр 4 сдвига оказьтается подключенным на выход блока 5. Одновременно счетчик 11 импульсов блокируется. В таком положении электронньй ключ 6, блок 5 и регистр 4 сдвига, представляющие собой датчик испытательного текста, вьфабатывают испытательньй текст, синфазньй по циклу с принимаемым. В случае записи в регистр 4 сдвига одного или нескольких ошибочно принятых символов местньй испытательный текст не будет синфазен с принимаемым .

Для обнаружения синфазности или. расфазировки по циклу используются счетчик 9 импульсов с коэффициентом пересчета L, счетчик tO импульсов с . коэффициентом пересчета и триггер 13. Счетчик 9 импульсов осуществляет счет импульсов ошибок, поступающих с выхода блока 2 сравнения при несовпадении сформированного испытательного текста с принимаемым. Счетчик 10 импульсов осуществляет счет тактовых импульсов. Если количество импульсов ошибок больше L менее чек за М тактовых интервалов, то принимается решение о расфаэировке по циклу, триггер 12 опрокидывается в первоначальное состояние и процесс

3

вхождения в синхронизм повторяется. Если количество ошибок оказывается меньше L, то формируемьй на входе счетчика 10 импульсов импульс опро- дсидывает триггер 13 в состояние на- |личия синхронизации по циклу. При 1этом потенциал на инверсном выходе триггера 13 через элемент ИЛИ 15 блокирует счетчики 9 и 10 импульсов Первьй элемент ИЛИ 14 открывается и импульсы, определяющие достоверност принятой информации, с выхода, блока 2 сравнения поступают на выход устройства.

При передаче отрезков испытательного текста в потоке информации дешифратор кодовых комбинаций 3 вырабатывает на своем первом выходе импульс, начало которого совпадает с началом отрезка испытательного текста, а конец - с концом испытательного текста. На втором выходе дешифратора 3 кодовых комбинаций формируется импульс, соответствующий началу испытательного текста.

Таким образом, первый элемент ИЛИ 14 оказывается открытым лишь при приходе отрезка испытательного текста и при наличии фазировки по циклу, При приходе следующего отрезка испытательного текста импульс, выра- батываемьй на втором выходе дешифратора 3 кодовых комбинаций, опрокидывает триггер 13 в состояние отсутствия фазировки по циклу и с помощью счетчиков 9 и 10 импульсов проверяется наличие фазировки. Если фазировка не нарушилась, то триггер 13 опрокидывается и осуществляется процесс измерения достоверности. В

том случае, если фазировка нарушилась, снова осуществляется фазирование. Поэлементное фазирование принимаемых и вырабатываемых символов осуществляется с помощью блока 7 синхронизации. Короткие импульсы, необходимые для работы блока 2 сравнения, образуются с помощью формирователя 8 импульсов.

Формула изобретения

Устройство для определения достоверности передачи бинарной информации, содержащее дешифратор кодовых комбинаций, блок полусумматоров,

ВНИИПИ Заказ 2Д61/59

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

10

15

2299704

первьй элемент ИЛИ и последовательно соединенные входной блок, блок синхронизации,, формирователь импульсов, блок сравнения, первый счетчик 5 импульсов, первьй триггер, электронный ключ и регистр сдвига, первьй выход которого подключен к второму входу блока сравнения и соответствующему входу дешифратора кодовых комбинаций, другие соответствукнцие входы которого соединены с соответствующими выходаьш регистра сдвига, другие соответствующие выходы которого подключены к соответствующим входам блока полусумматоров, вход синхронизации регистра сдвига соединен с выходом блока синхронизации, выход блока полусумматоров подключен к второму входу электронного ключа, третий вход которого соединен с третьим входом блока сравнения и с выходом входного блока, вход которого является входом устройства, первьй выход дешифратора кодовых комбинаций соединен с первым входом первого элемента ИЛИ, отличающее с я тем, что, с целью сокра- щения времени определения достоверности, в него введены второй элемент ИЛИ, второй и третий счетчики импульсов и второй триггер, прямой выход которого подключен к второму входу первого элемента ИЛИ, инверсный выход подключен к первому входу второго элемента ИЛИ, первьй вход установки соединен с вторым выходом дешифратора кодовых комбинаций, второй вход установки соединен с вторым входом второго элемента ИЛИ и с выходом

20

25

30

35

первого счетчика, вход сброса соединен с третьим входом второго элемента ИЛИ и с выходом второго счетчика импульсов, установочньй вход которого соединен с установочным входом первого счетчика импульсов и с выходом второго элемента ИЛИ, а счетный вход соединен с выходом формирователя импульсов и счетным входом третьего счетчика импульсов, установочньй вход которого соединен с выходом первого триггера, установочньй вход которого соединен с выходом третьего счетчика, выход блока сравнения подключен к третьему входу первого элемента ИЛИ, выход которого является выходом устройства.

Тираж 624

Подписное

Изобретение относится к измерительной технике и м.б. использовано для оценки качества передачи дискретной информации в системах связи. Изобретение сокращает время определения достоверности. Устр-во содержит входной блок 1, блок 2 сравнения.