Устройство для сопряжения источника и приемника информации Советский патент 1986 года по МПК G06F13/00 

Изобретение относится к вьмисли- тельной технике, в частности к устройствам для сопряжения источника и приемника информации, и может быть использовано в качестве устройства буферной памяти.

Целью изобретения является сокращение аппаратурных затрат и повьппение быстродействия устройства.

На чертеже представлена функциональная схема предлагаемого устройства

Устройство содержит блок 1 памяти, триггер 2, элемент НЕ 3, дешифратор 4 элемент 5 задержки, счетчик 6, элемент ИЛИ 7, информационные вход 8 и вьгход 9 устройства, вход 10 управления режимом эаписн-чтения, вход 11 синхронизации обращения и адресный вход 12 блока 1 памяти, выход 13 сиг- 1йала разрешения записи, выход 14 сигнала разрешения чтения,входы 15 и 16 синхронизации записи и чтения устройства.

Устройство работает следу Ьщим образом,

В исходном состоянии триггер 2 и счетчик 6 находятся в нулевом состоянии, выход блока 1 находится в третьем состоянии, т.е. отключен от абонента (приемника), на вход 10 блока 1 с инверсного выхода триггера 2 подается высокий уровень, который настраивает блок 1 на прием информации, т.е. на режим Запись.

ЭВМ (источник) по состоянию выхода 13 устройства определяет, что устройство готово к приему информационных слов и ввдает первое информационное слово через вход 8 на вход данных блока 1.

После этого на вход 15 поступс1ет первый импульс записи.

Импульсы считьтаНИН на входе 16 отсутствуют, так как отсутствует Разрешение на выходе 14 устройства. Поэтому первый импульс записи с входа 15 устройства поступает через элемент ИЛИ 7 на элемент 5 задержки и на счетный вход счетчика 6, формируя на адресном входе 12 блока 1 первый адрес.

После этого первый импульс записи, задержанный на элементе 5 задержки, через элемент НЕ 3 поступает на вход 11, производя тем самым запись первого информационного слова в первый ад- рее блока 1.

После этого на вход 8 поступает второе информационное слово, а на

o

15

20

5

5 50

55

30

5

40

вход 15 приходит второй импульс записи. Счетчик 6 модифицирует (увеличивает на единицу) второй адрес, по которому происходит запись второго информационного слова и т.д.

После записи в блок 1 массива информационных слов на дешифраторе 4 вырабатывается сигнал, который устанавливает триггер 2 в т, а счетчик 6 - в О. На выходе t3 появляется . низкий уровень, говорящий о том, что Память занята, а на выходе 14 устройства появляется Разрешение, говорящее о том, что абоненту можно обращаться к устройству за информацией.

С инверсного выхода триггера 2 низкий уровень поступает на вход 10 блока 1, переключая его из режима Запись на режим Считывание. После этого ЭВМ блокирует вьдачу информационных слов и импульсов записи в устройство, а абонент вьщает в устройство импульсы считывания. Первый импульс считывания с входа 16 через элемент ИЛИ 7 поступает на счетный вход счетчика 6, устанавливая первый адрес, и на элемент 5 задержки.

После установки первого адреса первый импульс считывания с выхода элемента задержки через элемент НЕ 3 поступает на вход 11 блока 1 памяти, снимает с его выхода третье состояние и выдает первое информационное слово через выход 9. После того, как весь массив информационных слов вьщан в абонент, на дешифраторе 4 вырабатьшает- ся импульс, который устанавливает счетчик 6 и триггер 2 в О. Посла этого весь цикл работы повторяется вновь.

Таким образом, предложенное устройство по сравнению с известным обеспечивает повьш1ение быстродействия за счет возможности перераспределения рабочего цикла абонента и сокращения потерь рабочего времени абонента на ожидание обмена при меньших затратах оборудования.

Формула изобретения

Устройство для сопряжения источника и приемника информации, содержащее блок памяти, информационный вход и вькод которого подключены соответственно к информационному выходу источника информации и входу приемника информации, триггер, элемент задержки

и счетчик, вьпсодом соединенный с входом дешифратора, отличающее- с я тем, что, с целью сокращения аппаратурных затрат устройства, в него введены элемент НЕ и элемент ИЛИ, причем счетный вход триггера и вход сброса счетчика соединены с выходом дешифратора, прямой выход триггера подключен к входу сигнала разрешения чтения приемника информации, а инверсный выход триггера подключен к входу сигнала разрешения записи источника инРедактор Г. Волкова

Соста.витель В. Вертлиб Техред М.Ходанич

Заказ 3092/52Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул Проектная, 4

формации и соединен с входом управления режимом записи-чтения блока памяти, вход синхронизации обращения ко- рого соединен через элемент НЕ с выходом элемента задержки, а адресный вход - с выходом счетчика, счетным входом подключенного к входу элемента задержки и выходу элемента ИЛИ , первый и второй входы которого подключены соответственно к выходам синхронизации записи и чтения источника и приемника информации.

Корректор В.Бутяга

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства буферной памяти. Целью изобретения является сокращение аппаратурных затрат и повышение быстродействия. Устройство содержит блок памяти, триггер, элемент НЕ, дешифратор, элемент задержки, счетчик, элемент ИЛИ. Повышение быстродействия обеспечивается за счет возможности перераспределения рабочего цикла абонента. 1 ил. tc 00 О 4ib СО