Устройство для буферизации информации Советский патент 1990 года по МПК G06F11/00 

Изобретение относится к вычислительной технике и может быть использовано в качестве буферной памяти в системах сбора и обработки информации.

Цель изобретение - повышение дос- товеренности передачи информации и производительности вычислительной системы за счет аппаратной отбраковки сбойных пачек данных.

На чертеже представлена структур- ная схема устройства.

Устройство содержит блок 1 памяти, триггер 2, элемент НЕ 3, дешифратор 4, элемент 5 задержки, счетчик 6, элемент ИЛИ 7, элемент И 8, элемент ИЛИ 9, элемент И 10, входы и выходы 11-15.

Устройство работает следующим об- разом.

В исходном состоянии триггер 2 и счетчик 6 находятся в нулевом состоянии (цепь начальной установки не показана) , выход блока 1 памяти находится в третьем состоянии, т.е. отключен от абонента (приемника) за счет высокого уровня на выходе элемента НЕ 3. На вход записи-считывания блока 1 памяти с нулевого выхода триггера 2 по- дается высокий уровень, который настраивает блок 1 памяти на прием информации, т.е. на режим запись.

Источник информации выдает на информационный вход 11 устройства и вход блока 1 памяти первое слово данных, после чего на вход 14 синхронизации записи поступает первый импульс записи. Проходя через элемент ИЛИ 9, им- пульс записи воздействует на счетный вход счетчика 6, формируя на адресном входе блока 1 памяти первый адрес. Импульс записи с выхода элемента ИЛИ 9, задержанный на элементе 5 задержелел

х

&0

ел

ки, проходя через элемент НЕ 3, поступает на вход синхронизации блока 1 памяти, производя запись первого информационного слова в первый адрес блока 1 памяти.

После этого на вход 11 устройства поступает второе информационное слово, а на вход 14 приходит второй импульс записи. Счетчик 6 модифицирует (увеличивает на единицу) адрес и по новому значению адреса приходит запись второго информационного слова и т.д.

На выходе дешифратора 4 сигнал высокого уровня появляется лишь при одном определенном (нужном) значении счетчика 6, при всех остальных значениях счетчика 6 на выходе дешифратора 4 удерживается сигнал низкого уровня. Если в процессе записи очередной пачки информации в тракте синхронизации записи отсутствует пропадание импульсов, то счетчик 6 досчи- ,тывает до нужного значения, и на выходе дешифратора 4 вырабатывается сигнал, который устанавливает триггер 2 в 1, а проходя через элемент ИЛИ 7, сбрасывает счетчик 6 в 0м, Если же в процессе записи пачки информации в тракте синхронизации из- за действия помех наблюдается пропадание импульсов, то по окончании записи пачки счетчик 6 не досчитывает до нужного значения, на выходе дешиф ратора 4 сохраняется низкий уровень и триггер 2 остается в состоянии О

В режиме чтения блокируется выдача в устройство информационных слов (вход 11) и синхроимпульсов записи

(вход 14), а абонент (приемник) выдает в устройство (на вход 15) синхроимпульсы считывания

0

5

-

0

5

0

0

хроимпульс считывания поступает на счетный вход счетчика 6 (он сброшен в О), устанавливая первый адрес, и элемент 5 задержки.

После установки первого адреса первый импульс считывания с выхода элемента 5 задержки через элемент НЕ

3поступает на вход синхронизации блока 1 памяти, снимает с его выхода третье состояние и выдает информационное слово на выход 12. После этого на вход 15 поступает второй синхроимпульс считывания, проходя через элементы И 10 и ИЛИ 9, он поступает на счетчик 6, увеличивая адрес на единицу, и осуществляет считывание второго информационного слова.После того, как весь массив информационных слов выдан абоненту, на дешифраторе

4вырабатывается импульс, устанавливающий триггер 2 в О. Этот же импульс, проходя через элемент ИЛИ 7, устанавливает в О счетчик 6, Устройство готово к приему новой пачки информационных слов.

Если в процессе наблюдается пропадание синхроимпульсов записи, то высокий уровень с нулевого выхода триггера 2, поступая на вход элемента И 8, разрешает прохождение через него синхроимпульсов считывания. Низкий уровень с единичного выхода триггера 2, поступая на вход элемента И 10, запрещает прохождение синхроимпульсов считывания с входа 15 через элемент И 10 и элемент ИЛИ 9 на вход элемента 5 задержки и счетный вход счетчика 6. Синхроимпульсы считывания с входа 15 через элемент И 8 и элемент ИЛИ 7 поступают на установочный вход счетчика 6, устанавливая его в О. Синхроимпульсы считывания не проходят на вход синхронизации бло

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства буферной памяти в системах сбора и обработки информации. Целью изобретения является повышение производительности вычислительной системы за счет аппаратной отбраковки "сбойных пачек" данных. Устройство содержит блок памяти, дешифратор, счетчик, триггер, два элемента И, два элемента ИЛИ, элемент НЕ и элемент задержки. 1 ил.

50

Если в процессе записи отсутствует 45 Ka . считывания информации

не происходит. Синхроимпульсы считывания с выхода элемента И 8 поступают на управляющий выход 13 устройства и могут быть использованы для индикации сбойной ситуации. По окончании цикла считывания триггер 2 и счетчик 6 оказываются установленными в О, т.е. устройство готово к приему новой пачки информационных слов. Выдачи - сбойной пачки информации не происходит . Формула изобретения

. Устройство для буферизации информации, содержащее блок памяти, триггер,

пропадание синхроимпульсов записи, то низкий уровень с первого выходе триггера 2, поступая на вход элемента И 8, запрещает прохождение через него синхроимпульсов чтения. Низкий уровень с нулевого выхода триггера 2, поступая на вход записи- чтения блока 1 памяти, переводит его в режим Чтение. Высокий уровень с единичного выхода триггера 2, поступая на вход элемента И 10, разрешает прохождение синхроимпульсов считывания с входа 15 через элемент И 10 на вход элемента ИЛИ 9. С выхода элемента ИЛИ 9 син55

дешифратор, счетчик, элемент задержки, первый элемент ИЛИ, элемент НЕ, причем группа информационных входов и группа информационных выходов блока памяти образуют группы входов и выходов устройства для подключения соответственно к группе информационных выходов источника информации и к группе инфор15

мационных входов приемника информации, мента И и является входом устройства первый вход первого элемента ИЛИ является входом устройства для подклю- чения к выходу записи источника информации, при этом выход первого элемента ИЛИ соединен со счетным входом счетчика и с входом элемента задержки, выход которого соединен с входом элемента НЕ, выход которого соединен с синхровходом блока памяти, группа адресных входов которого соединена с группой выходов счетчика и с группой информационных входов дешифратора, выход которого соединен со счетным входом триггера, нулевой выдля подключения к выходу чтения приемника информации, выход первого элемента И соединен с первым входом второго элемента ИЛИ и является выходом индикации сбойной ситуации устройства, при этом второй вход первого элемента И соединен с нулевым выходом триггера, единичный выход которого соединен со вторым входом второго эле- 20 мента И, выход которого соединен со вторым входом первого элемента ИЛИ, выход дешифратора соединен со вторым входом второго элемента ИЛИ, выход которого соединен с установочным

ход которого соединен с входом запи- 25 входом счетчика.

си-чтения блока памяти, отличающееся там, что, с целью повы- шения достоверности передачи информации и производительности вычислительной системы, в устройство введены два элемента И и второй элемент ИЛИ, причем первый вход первого элемента И соединен с первым входом второго эле

мента И и является входом устройства

для подключения к выходу чтения приемника информации, выход первого элемента И соединен с первым входом второго элемента ИЛИ и является выходом индикации сбойной ситуации устройства, при этом второй вход первого элемента И соединен с нулевым выходом триггера, единичный выход которого соединен со вторым входом второго эле- мента И, выход которого соединен со вторым входом первого элемента ИЛИ, выход дешифратора соединен со вторым входом второго элемента ИЛИ, выход которого соединен с установочным