Вероятностный преобразователь аналог-код Советский патент 1986 года по МПК H03M1/04 

Изобретение относится к вычислительной технике и может быть использовано в измерительных системах и измерительно-вычислительных комплексах.

Целью изобретения является расширение функциональных возможностей и повышение точности.

На чертеже представлена функциональная схема устройства.

Вероятностный преобразователь аналог-код содержит шину 1 начальной установки, шину 2 тактовых импульсов, шину 3 Пуск, элемент 4 запрета, второй 5 и первый 6 генераторы псевдослучайных чисел(ГПСЧ), третий счетчик 7, коммутатор 8, дешифратор 9, второй 0 и первый 11 цифроаналоговые преобразователи (ЦАП), второй 12 и первый 13 триггеры, ин- фо.рмационную шину 14, второй 1 5 и первый 16 компараторы, элемент И 17, элемент ИЛИ 18, вторую шину 19 Пуск шину 20 псевдослучайной бинарной последовательности выходной преобразованной величины, первый 21 и второй 22 счетчики импульсов, блок 23 элементов И и выходные шины 24.

Устройство работает следующим образом.

Сигнал Начальная установка по шине устанавливает первый и второй генераторы 5 и б псевдослучайных чисел в исходное состояние. По сигналу шины 3 устанавливаются в нулевое состояние первый 21, второй 22 и третий 3 счетчики, а также,первый 13 и второй 12 триггеры.

На выходе триггера 12 формируется сигнал, разрешающий прохождение через элемент 4 запрета тактовых импульсов с шин 2 на входы синхронизации ГПСЧ 5 и 6 и счетный вход счетчика 7, Нулевой сигнал с выхода старшего разряда счетчика 7, поступающий .на управляющий вход коммутатора, подключает выходы первого ГПСЧ 6 к входам старших разрядов первого ЦАП 11, на младшие разряды которого поступают сигналы с выходов второго ГПСЧ 5. Эти же сигналы поступают на входы старших разрядов второго ЦАП 10, на входы младших разрядов которого подаются логические нули. При подаче очередного тактового импульса на входы ГПСЧ на их выходах формируется два п-разрядш.тх псевдослучайных числа, которые с помощью первого I 1 и второго 10 ЦАП преобразуются в два

0

5

псевдослучайных уровня .напряжения, которые, поступая на входы первого 16 и второго 15 компйраторов, сравниваются с входным аналоговым сигналом. На выходе компараторов формируется сигнал, увеличивающий на единицу содержимое счетчиков 21 и 22, если случайные напряжения на входах ЦАП меньше входного аналогового сигнала, в противном случае содержимое счетчиков не изменяется. Генератор 5 псевдослучайньгх чисел формирует различных п-разрядных псевдослучайных чисел, за исключением нулевого, и имеет период 2 - тактов. Генератор 6 псевдослучайных чисел генерирует полное множество из 2 -разрядных чисел и имеет период 2 тактов. Соответственно этому первый и второй счетчики 21 и 22 в первом цикле работают 2 -1 и 2 тактов соответственно. По достижении ()-го такта единичное состояние п-младших разрядов третьего счетчика 7 декодируется дешифратором 9 и с первого выхода его устанавливает в единичное состояние второй триггер 13, сигналом с .ин- версиого выхода которого запрещается дальнейшее прохождение импульсов с выхода второго компаратора 15 через элемент И 17 на вход первого счетчика 21. Таким образом, в первом счетчике 21 фиксируются старшие п разрядов 2 п-разрядного кода преоб5 разователя. Второй счетчик 22 в первом цикле работы преобразователя используется для накопления (п+})-раз- рядного вероятностного преобразователя входных сигналов, близких по

0 уровню к опорному напряжению ЦАП.

Завершение вероятностного преобразования входного сигнала происходит на 2 -м такте, когда старший (п+)-й разряд счетчика 7 времени

5 устанавливается в единичное состояние, вызывая тем самым после расшифровки его дешифратором 9 установку в единичное состояние второго триггера 12 и прекращение прохожде50 ВИЯ тактовых импульсов в схему через элемент 4 запрета.

Во время работы преобразователя в первом цикле за 2 тактов с выходной шины 20 может быть считана псев55 дослучайная бинарная последовательность с вероятностью появления единицы Р(1)5 пропорциональной преобразуемому входному напряжению.

Далее, после запрета прохождения тактовых импульсов с элемента 4 в схему получается приостановка работы устройства, которая прекращается после подачи на вход преобразователя сигнала по шине 19, который через элемент ИЛИ 18 сбрасывает второй счечик 22 и второй триггер 12. Тем самым, процесс генерации псевдослучайных чисел в ГПСЧ 5 и 6 возобновля- ется.

Во втором цикле работает только второй счетчик 22, так как информация с выхода второго ЦАП 10 и компаратора 15 не используется, поскольку элемент И 17 остается в закрытом состоянии. Однако теперь первый ЦАП 11 участвует в формировании п младших .разрядов цифрового кода.

Для этого на старшие разряды ЦАП 11 через коммутатор 8 поступают значения первой части цифрового кода накопленного в первом цикле работы преобразователя в разрядах счетчика 21. Управляющим сигналом на входе коммутатора во втором цикле преобра- зойания является единичный сигнал с выхода старшего разряда третьего счетчика 7. Преобразование заканчивается на 2 -1 такте от начала, ког да с третьего выхода дешифратора 9 вырабатывается сигнал съема результата, идущий на блок 23 элементов.

Таким образом, формирование второй части цифрового кода осуществля- ется за 2 - тактов, тем самым исключается возможность переполнения счетчика 22, а следовательно, и возможность искажения результата преобразования.

Устройство осуществляет вероятность преобразования входного аналогового сигнала и позволяет получать выходной результат: в виде 2 п-раз- рядного двоичного кода на выходных шинах 24; в виде псевдослучайной бинарной последовательности на выходной шине 20.

Погрешность аналого-цифрЗвого преобразования, как и в обычном детер- минированном преобразователе, не пре BbmiaeT единицы младшего значащего .разряда

- 1УбХ . 2

цифр - , уу

oh01л .

где Uj - ближайшее ме.1ьшее, чем Ug

дискретное значение напряжения на выходе ЦАП.

Погрешность вероятностного преобразования может быть определена путем осреднения всех возможных результатов преобразования, т.е. двоичных кодов X в счетчике 22, по периоду последовательности псевдослучайных чисел на входах первого ЦАП 11.

Принимая во внимание, что периоды последовательностей в ГПСЧ 5 и 6 вза имно простые числа, устанавливаем, что период последовательности 2 п-ра рядных псевдослучайных чисел на входе второго ЦАП (), причем в периоДе встречаются по одному разу все возможные двоичные комбинации, составленные из элементов числовых множеств, получаемых на выходах ГПСЧ 5 II 6. -Теперь нетрудно найти математическое ож -щание двоичного кода Xg при некотором значении входного сигнала И .

Формула изобретения

Вероятностный преобразователь анапог-код, содержащий элемент запрета, первый цифроаналоговый преобразователь, элемент И, первый триггер, первый и второй счетчики импульсов, блок элементов И, дешифратор, первый компаратор, первый генератор псевдослучайных чисел, коммутатор, первые входы которого объединены с первыми входами блока элементов И и подключены к выходам первого счетчика, первый вход элеме 1та запрета является шиной тактовых импульсов, а выход соединен с первым входом первого генератора псевдослучайш.1х .чисел, выходы которого соединены с вторыми входами коммутатора, выходы которого соединены с первыми входами первого цифроаналогового преобразователи, выход которого соединен с первым входом первого компаратора, второй вход которого является информационной шиной, выход элемента И подключен к первому входу первого счетчика, выходы второго счетчика соединены с вторыми входами блока элементов И, вых оды которого являются первыми выходньп Ш шинами, первый вход первого триггера соединен с первым выходом дешифратора, второй вход объединен с вторым входом первого счетчика импульсов и является первой шиной Пуск, а выход соединен с первым входом элемента И, о тличающийся тем, что, с целью расширения функциональных возможностей и повышения точности, в него введены второй цифроаналоговый преобразователь, второй компаратор, второй триггер, третий счетчик, элемент ИЛИ, второй генератор псевдослучайных чисел, первый вход которого объединен с вторым входом первого ге- нератрр х-т севдослучайньгх чисел и . яв.,вяется шиной начальной установки, второй вход объединен с первым входом третьего счетчика и соединен с выходом элемента запрета, причем второй вход третьего счетчика импульсов обг-,единен с первым входом элемента ИЛИ и является первой шиной Пуск, пыходы соедине1гы с входами дешифратора, а выход старшего разряда третьего счетчика подключен к третьему входу коммутатора, второй выход дешифратора подключен к третьему входу блока элементов И, а третий выход

Редактор В.Иванова

Составитель И.Романова

Техред И.Попович Корректор Т,Колб

Заказ 3098/58Тираж Подписное

БНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. А/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная,4

соединен с первым входом второго триггера, второй вход которого объединен с первым входом второго счетчика и

соединен с выходом элемента ИЛИ, второй вход которого является второй шиной Пуск, второй вход второго счетчика импульсов соединен с выходом первого компаратора и является

второй выходной шиной, а второй вход элемента И соединен с выходом второго компаратора, первый вход которого является информационной шиной, второй вход соединен с выходом второго

дифроаналогового преобразователя, первые входы которого являются общими шинами, а вторые входы- объединены с вторыми входами первого цифроанало- гового преобразователя и соединены с выходами второго генератора псевдослучайных чисел, в выход второго триггера соединен с вторым входом элемента запрета.

Изобретение относится к вычислительной технике и может быть использовано в измерительных системах и измерительно-вычислительных комплексах. Изобретение позволяет расширить функциональные возможности устройства и повысить его точность за счет введения в устройство, содержащее элемент запрета, первый цифро- аналоговый преобразователь, элемент И, первый триггер, первый и второй счетчики импульсов, блок элементов И, дешифратор, первый компаратор, первый генератор псевдослучайных чисел, коммутатор, второго ци})роанало- гового преобразователя, второго компаратора, второго триггера, третьего счетчика импульсов, элемента ИЛИ, второго генератора псевдослучайных чисел. 1 ил. с S (Л 1C со 05 о