Управляемый делитель частоты Советский патент 1986 года по МПК H03K23/66 

Изобретение относится к импульсной технике и может быть использовано в устройствах цифровой и измерительной техники, в устройствах отсчета интервалов и устройствах синхронизации.

Цель изобретения - уменьшение фазового сдвига между входными и выходными импульсами при сохранении скважности выходных импульсов, равной двум.

На фиг. 1 электрическая структурная схема управляемого делителя частоты; на фиг. 2 - временные диаграммы, поясняющие работу делителя.

Управляемый делитель частоты содержит счетчик 1 импульсов, шину 2 кода коэффициента деления, формирователь 3 импульсов, инвертор 4, первый и второй элементы 5 и 6 И, первый и второй триггеры 7 и 8, D-вход первого из которых соединен с шиной логического «О, элемент 9 ИСКЛЮЧАЮЩЕЕ ИЛИ, одновибратор 10, входную 11 и выходную 12 шины и шину 13 начальной установки, которая соединена с первыми входами первого и второго элементов 5 и 6 И и с R-входом второго триггера 8, выход которого соединен с выходной шиной 12 и с первым входом элемента 9 ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого триггера 7, выход - с D-входом второго триггера 8, С-вход которого соединен через формирователь 3 с входной шиной 11, через инвертор 4 - с С-входом первого триггера 7, S-вход которого соединен с выходом первого элемента 5 И и непосредственно - с тактовым входом счетчика 1 импульсов, информационные входы которого соединены с шиной 2 кода коэффициента деления, выход переноса - с вторым входом первого элемента 5 И и с входом одновибратора 10, выход которого соединен с вторым входом второго элемента б И, выход которого соединен с входом предварительной установки счетчика 1 импульсов. Формирователь 3 импульсов может быть выполнен в виде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого непосредственно, а второй - через элемент задержки, соединены с входом.

Управляемый делитель частоты работает следующим образом.

В исходное состояние устройство приводится подачей логического «О на шину 13. При этом по R-входу устанавливается в нулевое состояние триггер 8, по S-входу - в единичное состояние триггер 7, по входу управления предварительной установки в счетчик (вычитающий) записывается двоичный код N коэффициента деления частоты.

По шине 11 на вход формирователя 3 поступают импульсы входной частоты (фиг. 2а), на выходе которого формируются короткие положительные импульсы по каждому фронту входных импульсов (фиг. 26) т. е. импульсы удвоенной входной частоты.

Элемент 9 включен в цепь обратной связи триггера 8 (между прямым выходом и D-входом) и выполняет функции управляемого инвертора. Поэтому, когда на его второй вход с выхода триггера 7 поступает логическая «1, на D-вход триггера 8 поступает инверсное значение с его прямого выхода и он работает в счетном режиме. Когда на второй вход элемента 9 с выхода триггера 7 поступает логический «О, он

выполняет функцию повторителя, и поэтому триггер 8 при поступлении на его тактовый вход импульсов не изменяет своего состояния.

Первый импульс с выхода формирователя 3 своим передним фронтом перебрасывает

триггер 8 в единичное состояние (фиг. 2д), уменьшает содержимое счетчика 1 на единицу (фиг. 2е), а задним фронтом через инвертор 4 по тактовому входу устанавливает триггер 7 в нулевое состояние (фиг. 2г),

Q в результате чего элемент 9 становится повторителем, а триггер 8 переходит в режим хранения. С поступлением последующих импульсов изменяется лишь содержимое счетчика 1 на единицу. С приходом на шину 11 устройства N/2-го (где N - коэффициент

5 деления частоты) импульса при нечетном N или по его окончании при четном N на выходе формирователя 3 формируется N-й импульс, который уменьшает содержимое счетчика 1 до нулевого значения, а по его окончании на выходе перекоса счетчика 1 выраба тывается нулевой потенциал (фиг. 2в), который, пройдя через элемент 5, устанавливает по S-входу триггер 7 в единичное состояние (фиг. 2г), чем переводит триггер 8 опять в счетный режим. Одновибратор 10, реагируя на отрицательный перепад с выхода переноса счетчика 1, вырабатывает короткий отрицательный импульс, который через элемент 6 записывает в счетчик 1 код N-ro коэффициента деления частоты. Следующий импульс с выхода формирователя 3

0 перебрасывает триггер 8 в нулевое состояние, формируя задний фронт выходного импульса, длительность которого равна половине периода следования выходных импульсов (фиг. 2д). Задний фронт упомянутого импульса вновь устанавливает триггер 7 в ну5 левое состояние, в результате чего элемент 9 переходит в режим повторения, а триггер 8 - в режим хранения.

По окончании N-ro входного импульса содержимое счетчика 1 вновь станет равным нулю, появляется импульс на его вы ходе переноса, триггер 7 устанавливается в единичное состояние, а триггер 8 переходит в счетный режим работы. По окончании N-ro периода входных импульсов 2N-й импульс с выхода формирователя 3 перебрасы5 вает триггер 8, сформировав положительный фронт выходного импульса. В итоге, на шину 12 поступают импульсы со скважностью, равной двум, частота следования которых равна частоте импульсов, посту5

пающих на шину 11, деленной на коэффициент деления N, поданный на шину 2.

Формула изобретения

которая соединена с первыми входами первого и второго элементов И и с R-входом второго триггера, выход которого соединен с выходной шиной и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого триггера, выход - с D-входом второго триггера, С-вход которого соединен через формирователь импульсов с входной шиной, через инвертор - с С-входом первого триггера.

Управляемый делитель частоты, содержащий счетчик импульсов, информационные входы которого соединены с шиной кода коэффициента деления, первый элемент И, два триггера, D-вход первого из которых

соединен с шиной логического нуля, формиро- ю S-вход которого подключен к выходу перво- ватель импульсов, элемент ИСКЛЮЧАЮ- го элемента И, и непосредственно - с тактовым входом счетчика импульсов, выход переноса которого соединен со вторым входом первого элемента И и со входом одновиб- ратора, выход которого соединен с вторым 15 входом второго элемента И, выход которого соединен с входом предварительной установки счетчика импульсов.

ЩЕЕ ИЛИ, входную и выходную шины, отличающийся тем, что, с целью уменьшения фазового сдвига между входными и выходными импульсами при сохранении скважности выходных импульсов, равной двум, в него введены инвертор, второй элемент И, одновибратор и шина начальной установки.

которая соединена с первыми входами первого и второго элементов И и с R-входом второго триггера, выход которого соединен с выходной шиной и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом первого триггера, выход - с D-входом второго триггера, С-вход которого соединен через формирователь импульсов с входной шиной, через инвертор - с С-входом первого триггера.

S-вход которого подключен к выходу перво- го элемента И, и непосредственно - с тактовым входом счетчика импульсов, выход переноса которого соединен со вторым входом первого элемента И и со входом одновиб- ратора, выход которого соединен с вторым входом второго элемента И, выход которого соединен с входом предварительной установки счетчика импульсов.

Изобретение относится к импульсной технике и может быть использовано в устройствах цифровой и измерительной техники, в устройствах отсчета интервалов и устройствах синхронизации. Устройство содержит счетчик 1 импульсов, шину 2 кода коэффициента деления, формирователь 3 импульсов, инвертор 4, элементы 5 и 6 И, триггеры 7 и 8, D-вход первого из которых соединен с шиной логического нуля, элемент 9 ИСКЛЮЧАЮЩЕЕ ИЛИ, одновибратор 10, входную 11 и выходную 12 шины, шину 13 начальной установки. Введение инвертора 4, элемента 6 И, одновибратора 10 и шины 13 начальной установки и их связи с элементами устройства позволило уменьшить фазовый сдвиг между входным и выходным импульсами при сохранении скважности выходных импульсов, равной двум. В описании представлены временные диаграммы, поясняющие работу устройства. 2 ил. ct (Л to со СХ) ю оо 4 Фиг.1