Дискретное фазосдвигающее устройство Советский патент 1991 года по МПК G01R25/04 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматического управления и контроля в каналах цифровых следящих систем.

Целью изобретения является повышение помехоустойчивости.

На фиг. 1 приведена структурная электрическая схема дискретного фазосдвигаю- щего устройства; на фиг, 2 - изображены временные диаграммы сигналов в характерных точках устройства для варианта реализации ФСУ-фазосдвигающего устройства, в котором делители частоты выполнены на базе двухразрядных двоичных счетчиков импульсов.

Дискретное фазосдвигающее устройство (фиг. 1) содержит шину 1 Код, шину 2 Запись, шину 3 Пуск, опорный генератор 4. второй 5 и первый 6 делителичастоты, первый и второй инверторы 7, 8, первый 9 и второй 10 регистры памяти, первый 11 и второй 12 D-триггеры, логическую схему И 13. Выходы первого и второго делителей частоты являются соответственно первым (управляемым) и вторым (опорным) выходами устройства.

На тактовый С вход делителя 6 частоты, который реализуется на основе счетчика импульсов, с выхода генератора 4 поступают тактовые импульсы скважности , эти же импульсы через инвертор 7 поступают на тактовый С вход делителя 5 частоты, который реализуется на основе счетчика импуль- сов с предварительной установкой заданного кода, например типа К155 ИЕ9. Выходы первого и второго делителей частоты, например выходы последних разрядов, являются соответственно первым и вторым выходами устройства.

Выходы разрядов делителя 6 частоты соединены с соответствующими входами логической схемы И 13, а ее выход соединен с V-входом управления режимом записи делителя 5 частоты и через инвертор 8 соединен с тактовым С входом D-триггера 12. Информационный вход D-триггера 12 соединен с выходом D-триггера 11. Информационный вход D-триггера 11 соединен с потенциалом Лог.1, его тактовый С вход соединен с шиной 3 Пуск, а установочный R-вход соединен с выходом D-триггера 12 и тактовым С-входом регистра 10 памяти, Q- выходы соответствующих разрядов которого соединены с соответствующими разрядами информационного (установочного) входа делителя 5. D-входы соответствующих разрядов регистра 10 соединены с выходами соответствующих разрядов регистра 9, информационные D-входы которого

соединены с шиной 1 Кода фазы, а тактовый С-вход соединен с шиной 2 Запись.

При реализации данного устройства в некоторых случаях может оказаться целесообразным формировать сигнал Пуск, используя сигнал Запись. Для этого тактовый вход D-триггера 11 необходимо соединить через инвертор с шиной 2 Запись. При этом триггер 11 будет устанавливаться

0 в единичное состояние по заднему фронту сигнала Запись, т.е. заведомо после завершения переходного процесса в регистре 9.

Дискретное фазосдвигающее устройст5 во работает следующим образом.

В исходном состоянии триггеры 11 и 12 находятся в состоянии О.

Генератор 4 формирует на своем выходе тактовые импульсы скважности q-2. Эти

0 импульсы поступают на тактовый С-вход делителя 6 частоты и через инвертор 7 - на тактовый С-вход делителя 5 частоты. Оба делителя частоты выполнены на основе цифровых счетчиков одинаковой емкости.

5 За счет инвертора 7 активный фронт тактовых импульсов на входе делителя 5 сдвинут на Т/2 (Т - период тактовых импульсов) по отношению к активному фронту тактовых импульсов на входе делителя 6 (фиг. 2а, б).

0За счет этого счет импульсов (смена

состояний) делителей 5 и 6 (счетчиков) происходит с временным сдвигом, равным Т/2. При достижении делителя 6 состояния 1 во всех разрядах на выходе логической схе5 мы И 13 формируется импульс, поступающий на V-вход управления режимом записи делителя 5 (фиг.2в). По активному фронту первого же импульса, поступающего на тактовый вход делителя 5, во время действия

0 управляющего сигнала на его V-входе делитель 5 из регистра 10 перепишется содержащийся в нем код фазы.

Следующий тактовый импульс на входе делителя б изменит его состояние, что при5 ведет к завершению формирования управляющего сигнала V на выходе схемы И 13 При этом делитель 5 переводится в режим счета, и следующий и последующие тактовые импульсы на его С-входе суммируются

0 с числом, записанным в делитель 5 во время действия управляющего сигнала на его V- входе.

Описанный процесс повторяется пери- г-1

..- одически с частотой F - где Т - период Ъn l

тактовых импульсов; n - коэффициент деления делителей 6 и 5.

Результатом описанной выше принудительной записи в делителе 5 содержимого регистра 10 является синхронизация делителя 5 опорным сигналом, формируемым делителем б.

Фаза сигнала на выходе делителя 5 по отношению к опорному сигналу в зависимости от кода в регистре 10 может принимать любое из п дискретных значений, Ь сли оба делителя выполнены на основе двоичных счетчиков, то п 2, где N - число разрядов счетчиков, т.е. дискрет фазы Л обеспечиваемый фазосдвигающим устройством, соА 2 л ставляет величину )--- .

Фаза р сигнала на выходе ФСУ по отношению к опорному сигналу определяется выражением

,/,-К - - -+-iL V9 N 2N 2N

где k -число, задаваемое в регистр 10.

Второй член в выражении (1) определяет постоянный фазовый сдвиг, обусловленный временным сдвигом на Т/2 тактовых импульсов делителей 5 и 6.

Запись кода фазы с шины 1 кода(фи.2з) в регистр 10 осуществляется следующим оО- разом.

Первоначально код фазы с шины 1 записывается в регистр 9 импульсом, поступающим на его тактовый С-вход с шины 2 Запись (фиг. 2и).

Сигнал Пуск (фиг. 2к), который формируется после импульса Запись, поступает на тактовый вход триггера 11. По его переднему фронту триггер 11 устанавливается в единичное состояние (фиг.2е). Задним фронтом выходного сигнала схемы И 13 триггер 12 устанавливается в единичное состояние (фиг.2ж) и своим выходным сигналом осуществляет запись кода фазы в регистр 10 из регистра 9 (фиг. 2ж,м). Таким образом, смена кода на информационных входах делителя 5 всегда происходит в течение интервала времени, когда делитель 5 находится в режиме счета (сигнал управления на V-входе равен нулю).

Таким образом, смена кода фазы в регистре 10, как и п прототипе, синхронизована тактовым сигналом генератора /1. что исключает сбои в работе ФСУ при смене кода фазового сдвига несмотря на то, что сигналы управления ФСУ Запись и Пуск асинхронны по отношению к его тактовому сигналу.

Как видно из приведенного выше описания, управление данным дискретным фазосдвигающим устройством осуществляется по фазе, а не по приращению фазы как это имеет место в прототипе Следствием такого управления является отсутствие накопления ошибки при единичных сбоях в ФСУ.

Так, например, ложное срабатывание триггера 11, вызванное помехой по шине 5 Пуск, не приведет к сдвигу фазы выходного сигнала ФСУ, если при этом не искажена информация в регистре 10.

Искажение информации в регистре 9 не

10 приведет к сдвигу фазы выходного сигнала в отсутствие сигнала Пуск.

Одновременное воздгйсгвие помех по шинам Запись и Пуск может привести к искажению информации в регистре 10 и со5 ответствующему сдвигу фазы выходного сигнала ФСУ. Однако в следующем же цикле обращения внешнего устройства к ФСУ (по шинам 1-3) этот фазовый сдеиг будет скорректирован.

0Таким образом, в данном устройстве не

происходит накопления ошибки, обусловленной его ложным срабатыванием вследствие помех по шинам управления, что повышает помехоустойчивость.

5Формула изобретения

Дискретное фазосдвигающее устройство, содержащее опорный генератор и первый делитель частоты, соединенные последовательно, первый регистр памяти,

0 первый и второй информационные входы которого соответственно являются клеммами для подключения шин Код и Запись, первый и второй D-триггеры, информационный выход первого D-триггера соединен с

5 информационным входом второго D-триггера, информационный выхо/1} второго D-триггера соединен с установочным R-входом первого D-триггера, информационный D- вход первого D-триггера является клеммой

0 для подключения шины с потенциалом Лог. 1, а тактовый является клеммой для подключения шины Пуск, клемму для подключения первого выхода устройства, отличающееся тем, что, с целью

5 повышения помехоустойчивости, в него введены второй регистр памяти, логическая схема И. второй делитель частоты, клемма для подключения второго выхода устройства и первый и второй инверторы, причем

0 выход опорного генератора соединен последовательно с первым инвертором тактовым входом второго делителя частоты, выход которого соединен с клеммой первого выхода устройства, выходы разрядов пер5 вого делителя частоты последовательно соединены с логической схемой И, вторым инвертором, тактовым входом второго D- триггера, тактовым входом второго регистра памяти и информационными входами второго делителя частоты, выход логической

схемы И соединен с входом управления режимом записи второго делителя частоты, информационные выходы первого регистра памяти соединены с информационными

входами второго регистра памяти, а выход первого делителя частоты соединен с клеммой для подключения второго выхода устройства.

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматического управления и контроля в каналах цифровых следящих систем. Целью изобретения является повышение помехоустойчивости. Дискретное фазосдвигающее устройство (ФСУ) содержит шину 1 "Кода", шину 2 "Запись", шину 3 "Пуск", опорный генератор 4, первый и второй делители 6, 5 частоты, первый и второй инверторы 7, 8, первый и второй регистры 9, 10 памяти, первый и второй D-триггеры 11, 12, логическую схему И 13, выходы первого и второго делителей частоты являются соответственно первым (управляемым) и вторым (опорным) выходами устройства. Особенностью изобретения является введение регистра 10, схемы И 13, делителя 5, инверторов 7, 8, которое позволяет с помощью второго делителя частоты и логической схемы И формирователь сигнал управления, по которому в каждом периоде формируемого ФСУ сигнала в первый делитель частоты из второго регистра памяти записывается код фазы, а совокупность второго инвертора, первого и второго D-триггеров и первого регистра памяти осуществляет синхронизацию смены информации на шинах "Кода" и "Пуск" с тактовым сигналом ФСУ. При этом за счет того, что сигнал управления формируется в каждом периоде и ФСУ управляется по фазе выходного сигнала, а не по ее приращению, повышается помехозащищенность. 2 ил.

LTir IrLrTJlJlJlJTJ

а

е

.

кмя

Кодоо