Делитель частоты с переменным коэффициентом деления Советский патент 1984 года по МПК H03K23/00 

2. Делитель частоты по п. I, от личаюцийся тем, что с целью расширения фумкционапь 1ых возножностей путем обеспечения возможности управления коэффициентом деления прямым параллелыым кодом, в ifero введены элемент И-НЕ, третий элемент И, формирователь импульсов и В-триггер, причем выход элемента ИЛИ соединён с входом счетчика импульсов через третий элемент И, втсфой вход которого соединен с выходом элемента И-НЕ, первый вход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход с выходом)-триггера, 5-вход которого соединен через формирователь импульсов с выходом счетчика импульсов, D -вход - с нулевой шиной, а t -вход - с выходом элемента ИЛИ.

3. Делитель частоты по п. I, о тл и ч а ющ и и с я тем, что, с целью расширения функциональных возможностей путем обеспечения возможности управления коэффициентом деления параллельным кодом, в него введены элемент И-НЕ, третий элемент И, дополнитель{В 1й элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и В-триггер, причем прямой и инверсный выходы счетного триггера чечерез дсшолнителькый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ соединеил с S входом D-триггера, С-вход которого соединен с нулевой шиной, С-вход - с выходом элемента ИЛИ первым ,вхором третьего элемента И, второй вход которого соединен с выходом элемента И-НЕ, первый вход которого соединен с выходом Р-триггера, а второй -: с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ..

К ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМВЮШМ K03 lH«flWEHTOM ДЕЛЕНИЯ, содержд1Ф1й последовательно соединенные элемент ИЛИ, счетчик импульсов и счегт триггер, прямой и инверсный выходы которого через соответственsUttiiiiflize; 3

Изобретение относится к импульсной -рехнике и может быть использовано в устройствах автоматики и телемеханики для получения частотной сетки.

Известен делитель частоты с переменным коэффициентом деления, содержащий счетчик импульсов, информацион в 1е входы которого через группу элементов И соединены с шиНШ4И кода коэффициента деления, счетный вход счетчика импульсов через элемент И-НЕ сое гщнен со входной ШИНОЙ и входом сброса триггера, выход которого соединен со вторым входом элемента И-НЕ и через инвертор - с выходной шиной устройства и втОры входа1« группы элементов И, а третий вход элемента Й-НЕ соединен со входом запуска . триггера и выходом дапифратора, входы котсфого подключены к выходам соответствующих разрядов счетчика импульсов

Недостатком этого устройства является несимметричность выходного сигнала и его изменяющаяся скважность при изменении частоты входного сигнала.

Известно также устройство, содержащее последовательно соединёимле элементы ИЛИ, счетчик импульсов, и счетный триггер, прямой и

инверсный выходы которого через соответственно первый и второй элементы И подключены к первому и второму входам элемента ИЛИ, второй . вход первого элемента И соединен со

входной шиной устройства и через

инвертор - со вторым входом второ- . го элемента И С2 3.

Однако такое устройство характеризуется недостаточным диапазоном /

коэфф11циентов деления из-за невозможности получения четного значения коэффициента деления при скважности выходного сигнала равной двум.

Наиболее близким к предлагаемому по техш1ческой сущности является устройство, содержащее последовательно соединенные элемент ИЛИ, счетадк импульсов и счетный триггер, прямой и инверсгалй выходы которого через соответственно первый и вторЫ элементы И подключены к первому и второму входам элемента ИЛИ, второй вход первого элемента И соединен , ,со входной шиной, а выходная шина cor единена с прямым выходом счетного 3 триггера, второй вход второго элемента И через инвертор соединен со входной шиной устройства СЗ . Однако это устройство характеризуется недостаточным диапазоном коэф4)ициентов деления устройства. Цель изобретения - расширение диапазона коэф циента деления при скважности выходного сигнала равной двум и, кроме того, расширение функциональных возможностей путем обеспечения возможности управления коэффициентом деления прямым параллельным кодЬм. Поставленная цель достигается те что в делитель частоты с переменным коэффициентом деления, содержащий последовательно соединенные элемент ИЛИ, счетчик импульсов и счетный триггер, прямой и инверсный выходы которого через соответственно первый и второй элементы И подключены к первому и второму входам эле мента ИЛИ, второй вход первого элемента И соединен с входной шиной, а выходная шира соединена с прямым выходом счетного триггера, введен элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первь1й вхо которого соединен с входной шиной, выход соединен с вторым входом второго элемента И, при этом второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и информационные входы счетчика им- . пульсов соединены с шинами кода управления коэффициентом деления. Кроме того, в делитель частоты с переменным коэффициентом деления введены элемент И-НЕ, третий элемент И, формирователь импульсов и D-триггер, причем выход элемента ШШ соединен с входом счетчик а импуль сов через третий элемент И, второй вход которого соединен с выходом элемента И-НЕ ,першз1й вход которого соединен со вторым входом злемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход - с вы ходом D -триггера, 5-вход которого соединен через формирователь импуль сов с выходом счеТчика импульсов, D-ВХОД - с нулевой шиной, а С-вход с выходом элемента ШШ. В делитель частоты с переменным коэффициентом деления могут быть введены элемент И-НЕ, третий элемент И, дополнительный элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и D -триггер, причем прямой и инверсный выходы счетного триггера через дополнительный элемент ИСКПЮЧАЩЕЕ ИЛИ соединены 764 сЗ -входом 3)-триггера, В -вход которого соединен с нулевой шиной, С-вход - с выходом элемента ШШ и с первым входом третьего элемент-а И, второй вход которого соединен е выходом элемента И-НЕ, первый вход которого соединен с выходом триггера, а второй - со вторым входом элемента ИСКЛЮЧАЮЩЕЕ ШШ. На 4ИГ.1 приведена электрическая структурная схема устройства, обеспечивающего расширение диапазона коэффициента деления при скважности выходного сигнала равной двум: на фиг. 2 и фиг. 3 - злектричес1Й1е структурные схемы устройств, соответственно по первому и второму вариантам; на фиг. 4 - временные диаграммы, поясняюще работу устройства, показанного на фиг.; на фиг.5 времен1ые диаграм(,пояснякя191е работу первого и второго вариантов устройства (фиг.2 и фиг.З). Делитель частоты с переменным коэффициентом деления (фиг.И содержит последовательно соединенные элемент ИЛИ I, счетчик 2 импульсов и счети 1й триггер 3, прямой и инверсный выходы которого через соответственно первый и второй элементы И 4 и З.подключемл к первому и второму входам элемента ШШ 1 , второй вход первого элемента И 4 соединен со входной шиной 6, элемент ИСКЛЮЧАЮЩЕЕ ИЖ 7, первый вход которого соединен со входной .шиной 6, а выход со вторым входом второго элемента И 5, при этом второй вход элемен- та ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и информационные входы счетчика 2 импульсов соединены с шинами 8 кода управления коэф(}«циентом деления, а выход счетного триггера 3 соединен с выходной шиной 9. Делитель частоты с переменным коэффициентом деления по первому варианту (фиг.2, кроме указанного (фйг.и содержит элемент И-НЕ 10 третий элемент И 1I, формирователь 12 импульсов, и D-триггер 13, причем выход элемеит.а ИЛИ I соединен со входом счетчика импульсов через третий элемент И 11, второй вход которого соединен с выходом элемента И-НЕ 10, первый вход которого соединен со вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7, второй вход с выходом)-триггера 13, S-вход которого соединен через формирова$тель 12 импульсов с выходом-счетчи ка 2 импульсов, D-вход - с нулево шиной, а С-вход - с выходом элемен та ИЛИ 1, а по второму варианту (фиг.З), кроме указанного (фиг.1), содержит элемент И-НЕ 10, третий элемент И 1 I , дополнитепыя й элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14 и D-тригге 13, причем прямой и инверсный выходы счетного триггера 3 чербз дополнительный элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 1А соединен с 5-входом D-трнггера 13, В-вход которого соедииен с нулевой шиной, С-вход - с выходом элемента ИЖ 1, и с первым входом третьего элемента ИИ, второй вход которого соединен с выходом элемента И-НЕ 10, первьй вход которого соединен с выходом D-триггера 13, а второй - со вторы входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7. Делитель частоты с,переменным коэф4нциентом деления ((jMr.ll .работает следующим образом. Сигнал с частотой, которую необходимо поделить, поступает на пе вый вход элемента 7 и второй вход элемента И 4. Если коэффициент деления делителя должен быть нечетным, т.е. на втором входе элемента 7 присутствует логический уровень (на: второй вход элемента 7 подается сигнал младшего разряда кода управления коэф4ициентом деления; код управления представляет собой параллельный бинарнь1Й код) , то на выходе элемента 7 .будет проинвертированный вход нс сигнал. В зависимости от состояния триггера 3 на выходе элемента; 1 ИЛИ будет присутствовать прямой или инверсный входной (4иг. 4 6). Счетчик 2 подсчитыв ет кЬличество передних (или зад- них)4фонтов сигнала, поступающего с выхода элемента ИЛИ 1. После при хода N фронтов,где N - коэффициент пересчета счетчика 2, сраба.тывает триггер 3 (.фиг.46, г, Э). В этом случае сигнал на выходе элемента ИЛИ 1 меняется на инверсный. Таким образом, счетчик 2 поочередно подсчитывает то N передних фронтов входного сигнала, то N задних фронтов того же сигнала. Пр этом коэффициент деления устройств будет равным 2N-1 . (фиг.4«, д). Есл коэффициент деления делителя четны то элемент 7 является повторителем и делитель работает как обычный делитель частоты с коэффициентом деления 2N. Управление коэффициентом деления осуществляется посредством изменения кода на шинах 8, поступающего на информационные входы счетчика 2. Таким образом может быть получено любое целое значение коэффициента деления. При этом выходной сигнал будет иметь скважность равную двум (фиг. 4а, 1. Если -- время задержки сигнала элементом 7, то относительная несимметричность выходного сигнала будет рявна t/KT, где К - коэффициент деления устройства (для К четного ,для нечетного ), Т - период входного сигнала. При ис пользовании в качестве элемента 7 микросхемы типа К100ЛП107 при входной частоте до 50 МГц и коэффициенте деления большем 5 относительная несимметричность выходного CHrnania не будет превышать 5%. Однако Б описанном устройстве управление коэффициентом деления осуществляется комбинированным параллельным кодом, так как увеличении-коэффициента деления с на единицу необходимо, кроме изменения младшего разряда (сигнала, подаваемого на второй вход элемента 7),изменить и N, так как должно быть К + 1 2N - 1 и N « i N + 1, где N - новое значение коэффициента пересчета счетчика 2. Вследствие этого необходимо введение сумматора или дешифратора. Делитель частоты с переменным коэффициентом деления по первому варианту (фа1г.2) работает следующим образом. Принцип работы данного устройства аналогичен принципу работы рассмотренного устройства (фиг.П . Отличие заключается в следующем. Одновременно с опрокидыванием триггера 3 фюрмирователь 12 (прямой выход фиг. 56, инверс1шй - 5 к ) формирует короткий импульс, устанавливающий D-триггер 13 в состояние 1 (фиг. 5и). При этом, если коэффициент деления нечетный, то закрывается элемент ИИ, (фмг. 5 г), т.е. сигнал с выхода элемента ИЛИ I на вход счетчика 2 не проходит. При появлении на выходе элемента ИЛИ 1 первого переднего (или заднего) фронта D-триггер 13 изменяет свое единичное состояние на нулевое. При это элемент И I1 открывается и счетчи начинает считать количество перед них (или задних) фронтов сигнала (фиг. 5й|, поступающего с выхода элемента Ш1И I. В этом случае коэф циент деления равен К 2N+1 (ФИ. 5 «, в). Е ели коэффициент деления четный, то закрыт элемент И-НЕ 10 (фиг. 5 к), а элемент И 11 открыт всегда, т.е. . Принцип работы делителя частоты с переменным коэф4 1циентом деления по второму варианту (фиг. 3) отличается от описанного тем, что установка D-триггера 13 в состояние 1 осуществляется с помощью элемента 14. При опрокидывании три гера 3 между перепадам прямого и инверсного сигналов имеется задерж ка (фиг. 5е, ж), в этом случае на выходе элемента 14 появляется импульс (фиг. 5л), устанавливающий D -триггер 13 в I. Таким образом, делитель частоты с переменным коэффициентом деления по первому и второму ва6риантам (фиг. 2 и 3 обеспечивают любой целый коэффициент деления, формируют выходной сигнал со скважностью равной двум и управляются .прямым параллельным (бинарным ) кодом. Относительная несимметричность выходного импульса не превышает 5%. В результате лабораторных испытаний макетного образца.было получено, что предложенный делитель частоты по сравнению с базовым объектом, в качестве которого принято устройство-прототип, позволяет получить произвольный целый коэффициент деления частоты. Предложенный делитель, управляеьшй прямым параллельным бинарным кодом, позволяет сэкономить 2 корпуса (микросхем серии К 33. Ток потребления у данного устройства на 10% меньше, чем у базового объекта. Коэффициент деления в макете изменялся от 2 до 1024. При дальнейшем увеличении диапазона изменения коэффициента деления выигрыщ увеличивается,-.

ЛЯП -/ 1Ш1Ш -/ flf

жии « гшии « nj

.г

J

tmlUt

1