Преобразователь фазового сдвига в временной интервал Советский патент 1986 года по МПК G01R25/00 

Изобретение относится к измери тельной технике и может быть исполь зовано при измерении фазовых сдвигов

Цель изобретения - увеличение точности преобразования фазового сдвига во временной интервал за счет увели™ чения разрешающей способности уст- ройства и увеличения частот,ного ди- апазона,.

На фиг. 1 приведена структурная схема преобразователя фазового сдви- га во временной интервал; на фиг. 2временные диаграмме работы устройст ва

Преобразователь фазового сдвига во временной интервал (фиг. 1) держит первый триггер J, второй триггер 2 5 первый форг шрователь 3 коротких импульсов J второй формиро- ватель 4 коротких импульсов,, выход первого формирователя коротких им- пульсов подключен к первому входу первого триггера, второй вход которого соединен с выходом второго формирователя коротких импульсов и со счетным входом второго триггера, ис-° точник 5 опорного напряжения 5 первый интегратор 6, второй интегратор 7-, первый ключ 8J второй ключ 9, третий ключ lOj инвертор П, детектор 12 нуля, дополнительный триггер 13, прИ чем выход источника опорного напря™ жения подключен к потенциальным входам первог.о и второго ключей, управ- ляющие входы которых соединены соответственно с выходом первого триггера и с прямым выходом.второго триггв ра инверсный выход которого подклю™ чен к первым входам третьего ключа 10 и дополнительного триггера, выход первого ключа через первый интегра тор и детектор нуля соединен с вто рым входом дополнительного триггера 13, выход второго ключа через второй интегратор и инвертор -« к второму входу третьего ключа, выход которого связан с входом первого интегратора, реверсивный счетчик 14, вход и. котсР- рого соединен с выходом элемента И 15, входами соединенного с выходом второго фop иpoвaтeля коротких им™ пульсов и инверсным выходом второго триггера, выход соединен с третьш входом дополнительного триггера, вы читающий вход соединен с выходом пер вого элемента И-НЕ 16, входами соединенного с выходом дополнительного триггера и через третий формировател 17 импульсов с выходом детектора ну

5 0 5 о д

5

ля, суммирующий вход соединен с входом обнуления первого интегратора и выходом второго элемента И-НЕ 18, первый вход которого соединен через инвертор 19 с выходом дополнительного триггера, а второй вход соединен через четвертый формирователь 20 Ktf пульсов с выходом порогового блока 21, первый вход которого соединен с выходом первого интегратора 6, а в,то- рой вход с первым входом четвертого ключа 22, выход которого соединен с входом первого интегратора б, а второй вход - с выходом первого элемен-. та И-НЕ 16.

В момент времени То по переходу нарастающего входного сигнала через куль на выходе формирователя 4 (фиг 2i )5 появляется импульс, обнуляющий с.четчик 14 (фиг, 2 g ), переводящий триггеры 1 и 2 в еди ничное состояние (фиг. 2 g , е.) „ При этом , ключи 8 и 9 подключают опорное напряжение с выхода источника 5 на вход интеграторов 6 и 7, Интеграторы производят операцию интегрирования (фиг. 2 ж ,5 ) о П:о мере достижения выходного напряжения интегратора 6 некоторого порогового уровня , пороговый блок 21 и формирователь 20 импульсов вырабатывают сигналы обнуления интегратора 6 (фиг. ), которые проходят также через второй элемент И-°НЕ 18 на сзп 1мирующий вход счетчика 14. Интегратор 6 обнуляется этими сигналами, количество которых подсчитывается счетчиком 14, В момент времени Т по переходу нарастающего первого входного сигнала через нуль (фиг, 2 а) на выходе формирователя 3 появляется импульс (фиг, 2Ь ), переводящий триггер 1 в нулевое состояние Ключ 8 отключает источник 5 опорного напряжения от интегратора 6j на котором запоминается.напряжение j .определяемое по формуле

on

Gi

-- - Ч. m

де t - время интегрирования интегратора 6;

постоянная времени интегрирования интегратора 6; напряжение на выходе источника 5 опорного напряжения;

m - число :импульсов обнуления за время интегрирования.

5

OKI

в момент времени Т, по переходу нарастающего .второго входного напряжения через ноль (фиг, 2 Г) на выходе формирователя 4 появился иъг- пульс, переводящий триггер 2 в нулевое .состояние, а триггер 13 - в единичное (фиг. 2л )„ При этом ключ 9 размыкается, интегратор 7 заканчивает интегрирование и его выходное напряжение через ключ 10 и инверторы поступает на вход интегратора 6, который начинает интегрировать напряжение, определяемое по формуле

Т , Uv Ч)п 5

где б - постоянная времени интегратора 7;

Т - период входных сигналов. Напряжение на выходе интегратора 6 начинает уменьшаться. При переходе его через нулевой уровень детектор 12 нуля вырабатывает сигнал, по ко- торому формирователь 17 импульсов и ключ 22 производят запись информации в интегратор таким образом, чтобы на его выходе появилось пороговое напряжение и,1, При этом на вычитающий вход счетчика 14 через элемент И-НЕ 16 поступают импульсы записи (фиг. 2 к.

Триггер 13 переводится в нулевое состояние при одновременном наличии сигналов на вьпсодах детектора нуля и реверсивного счетчика (момент времени Ti,), При этом

Uonlr-u. (.Uo,|-) ,(к-Г),

где К - число импульсов записи;

i, - формируемый интервал времени.

Так как число импульсов обнуления на один меньше, чем число импульсов записи, то получаем

б1

х -7т

где К - коэффициент пропорциональности, не зависящий от периода входных сигналов, опорного и порогового напряжений.

396284

Предлагаемый преобразователь позволяет производить преобразование фазового сдвига входных сигналов во временной интервал, причем точность 5 его при малых фазовых рассогласованиях входных сигналов на порядок больше, чем у известного, за счет того, что у первого интегратора постоянная времени интегрирования имеет

10 на порядок меньшую величину. Это повышает разрешающую способность устройства, особенно на высоких частотах.

t3 Формула изобретения

Преобразователь фазового сдвига во временной интервал по авт. ев, № 678666, отличающийся

20 тем, что, с целью увеличения точности, в него введены реверсивный счет- 4Hi;, два элемента И-НЕ, элемент И, два формирователя импульсов, пороговый блок, инвертор и ключ, при этом

5 вход R реверсивного счетчика соединен

с выходом элемента И, входами соеди- . ненного с выходом второго формирова- - теля коротких импульсов и инверсньм выходом второго триггера, выход ре-

0 версивного счетчика соединен с тре- тыгм входом дополнительного триггера, вычитающий вход реверсивного счетчика соединен с выходом первого элемента И-НЕ, входами соединенного с выхо-

г дом дополнительного триггера и через первый формирователь импульсов - с выходом детектора нуля, суммирующий вход реверсивного счетчика соединен с входом обнуления первого интегра-

Q тора и выходом второго элемента И-НЕ, первый вход которого соединен через введенный инвертор с выходом дополнительного триггера, а второй вход соединен через второй формирователь

5 импульсов с выходом порогового блока, первый вход которого соединен с выходом первого интегратора, а второй вход - с первым входом введенного ключа, выход которого соединен с вхо-

Q дом первого интегратора, а второй вход его соединен с выходом первого элемента И-НЕ,

Составитель В. Шубин Редактор Л. Гратшшо Техред М.Ходанич Корректор Е. Рошко

3391/45

Тираж 728Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж -35, Раушская наб., д,, 4/5

Производственно полиграфическое предприятие, г. Ужгород, ул. Проектная, 4