Устройство для вычисления порядковых статистик последовательности двоичных чисел Советский патент 1986 года по МПК G06F7/02 

Изобретение относится к вычисли-: тельной технике и технической кибернетике и может быть использовано в системах цифровой обработки одномерных и дв умерных сигналов Сизображе- ний),. например, для медианной фильтрации сигналов, с целью подавления шума, ,

Цель изобретения -, расширение области применения устройства за счет возможности вычисления заданных локальных порядковых статистик последовательно поступающих йа вход устройства двоичных чисел.

На фиг.1 -изображена структурная схема предлагаемого устройства; на фиг, 2 - схема блока синхронизации.

YcTpioHCTBO содержит п регистров .1, п элементов И 2, п элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3, п триггеров 4, сумматор 5 для сложения п одноразрядных двоичных чи сел, сумматор 6 со. знако- вым разрядом 7, регистр 8 порога,- элемент НЕ 9, управляющий элемент ИПИ 10, коммутатор П, регистр 12 кода номера порядковой статистики, блок 13 синхронизации, информационный вход 14 устройства, тактовый вход i5 устройства, вход 16 начальной установки устройства.

Блок синхронизации содержит гене- ратор тактовых импульсов (ГТИ) 17, триггер 18, элемент И 19, счетчик 20 элемент 21 задержки.

Устройство работает следующим образом,

В исходном состоянии все h регистров 1 и счетчик 20 в блоке 13 синхронизации устанавливаются в нулевое состояние. С входа 16 устройства в - регистр 12 записывается дополнительный код номера порядковой статистики со знаком - при начале нумерации от максимального числа локальной последовательности п чисел. Например,, для вычисления максимума в регистр 1 записывается дополнительный код числа -, для вычисления медианы - дополнительный код числа -П/2, а для вычисления минимума - дополнительный код числа -п.

С каждым тактом поступления га- разрядных двоичных чисел на тактовый вход устройства подается управляющий импульс, который поступает на вход управления записью первого регистра 1 . В результате этого в первый регистр 1 записывается параллельный двоич {ый код очередного числа последовательности двоичных чисел, который поступает на информационный вход 14 устройства синхронно с поступлением

тактового импульса. Этот импульс устанавливает в единичное (начальное) состояние все п триггеров 4, устанавливает коммутатор. 11 в. состояние связи информационного входа регистра 8

порога с выходом регистра 12. Одновременно вследствие подачи импульса на третий вход управляющего элемента ИЛИ 10 в регистр 8 порога переписывается из - регистра ,12 код начального

значения порога Т. Управляющий им- пульс на входе 15 также запускает блок. 13 синхронизации.

При поступлении импульса запуска на вход блока синхронизации триггер 18

устанавливается в единичное состояние- и -через элемент И 19 проходят, тактовые импульсы от генератора 17 тактовых импульсов, которые подаются на , первый выход блока 13 синхронизации,

Появление импульса на первом вькоде опредбшяет начало первого полутакта , цикла работы блока 13 синхронизации, который имеет m тактов работы,

С первого выхода блока 13 синхронизации этот импульс поступает на . третий, вход всех элементов И 2, в результате чего на выходах последних имеются сигналы, соответствующие зна- . чениям. первых ..(старших) разрядов всех а:нализирую.щих чисел. Эти сигналы поступают на входные шины сумматора 5 для сложения п одноразрядных двоичных чисел, который используется с этой целью также в известном устройстве. С целью повышения быстродействия устройства операцию суммирования п одноразрядных двоичных чисел можно реализовать таблично с использованием постоянного запоминающего устройства (ПЗУ) . После

суммирования п одноразрядных двоичных чисел код их сумгА) S.поступает на .первый вход сумматора 6, на второй вход которого поступает дополнительный код порога Т со знаком - ,с вы-;

хода регистра 8 порога и выполняется сложение кодов, что в данном случае эквивапентно выполнению операции вы- читани.я из значения S величины Т. При- этом возможны следующие два случая .

В первом случае, когда S, результат суммирования положительный и на выходе знакового разряда 7 имеет ся сигнал О, Сигнал с выхода знакового разряда 7 после инвертирования элементом НЕ 9 поступает на выход устройства в качестве значения первого разряда вычисляемой локальной по,- рядковой статистики. Одновременно этот сигнал подается на второй вход элементов ИСКЛЮЧАЮЩЕЕ РШИ 3, на пер- вьй вход которьк поступают сигналы с выходов элементов И 2, В этом случае на выходе элементов ИСКЛЮЧАЮЩЕЕ ЮШ 3 имеется сигнал 1 для тех чисел, в первых разрядах которых записано значение О, Тогда в нулевое состояние устанавливаются те триггеры 4, у которых в соответствующих им регистрах 1 в первом разряде записаны нули-. Это значит, что анализируемые числа, в первых разрядах которых были нули, исключаются из даль- 2о тистики и исключается из дальнейшего

30

35

нейшего анализа вследствие связи триггеров 4 с элементами И 2.

Во втором случае, когда , результат суммирования отрицательный и на выходе знакового разряда 7 име- 25 ется сигнал 1. Этот сигнал с выхода знакового разряда 7 поступает на второй вход управляющего элемента ИЛИ 10, в результате чего в регистр 8 записьшается дополнительнвш код числа на выходе сумматора 6, поскольку при отсутствии управляющего импульса на управляющем входе 15 устройства коммутатор 11 связывает выход сумматора 6 с входом регистра 8. Сигн-ал 1 с выхода знакового разряда

7через элемент НЕ 9 поступает на выход устройства в качестве первого разряда локальной порядковой статистики и на вторые входы элем ентов .ИСКЛЮЧАЮЩЕЕ ИЛИ 3. В этом случае на выходе элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3 имеется сигнал 1 для тех чисел , в первых разрядах которых записано значение 1, Тогда в нулевое состояние устанавливаются те триггеры 4, у которых в соответствующих им первых разрядах регистров 1 записаны единицы. При этом из дальнейщего анализа исключаются те числа, в первых разрядах которых были единицы,

Второй полутакт работы блока 13 синхронизации начинается при поступлении импульса через элемент 21 задержки на второй выход блока управ- 55- ления., который поступает на входы управления сдвигом всех регистров Г.

8результате этого происходит сдвиг

40

45

50

анализа некоторое количество анали- - зируемык чисел, Таким образом, прИ поочередной подаче управляющих импульсов на первый и второй выходы блока 13 управления выполняется анализ всех iri разрядов двоичных чисел, которые записаны в п регистрах I,

и вычисляются значения m разрядов локальной порядковой статистики. В блоке управления при поступлении га-го импульса с выхода элемента И 19 на счетный вход счетчика 20 с коэффициентом пересчета m на выходе его , старшего разряда появляется импульс, который устанавливает триггер 18 в исходное нулевое состояние. Б результате этого тактовые импульсы от ГТИ

.17 не проходят через элемент И 19 до поступления нового импульса запуска на. вход блока син хронизации, .

После вычисления i-й локальной порядковой статистики у, двоичньк чисел X (.. , . , , , X иг , . . . , X Uh в регистрах 1, начиная с второго, -записаны (п-1) двоичны-х чисел: хиа. , -х Lfs, . а код числа х(,+,( вытесняется регистра 1 после m последовательных сдвигов на один разряд, После записи нового числа х{;.,. в первый регистр 1 и подачи импульса запуска на вход блока синхронизации вычисляется значение локальной порядковой статистики у t-f-t. . .

Таким образом, предлагаемое устройство вычисляет локальные порядковые статистики в темпе поступления кода очередного числа входной последовательности двоичных чисел.

. J из п-го

информации, записанной в п регистрах 1 , на один разряд таким, образом, что в первых разрядах всех регистров 1 записаны значения вторых разрядов п двоичных чисел, которые перед началом цикла работы блока управления хранятся в этих регистрах 1.

Во втором полутакте работы блока 13 синхронизации при подаче управляю- -щего импульса с первого выхода блока управления на третьи входы элементов И 2, и на второй вход управляющего элемента ИЛИ 10 выполняется ранее описанный анализ вторых разрядов тех чисел, триггеры 4 которых находятся в единичном состоянии после анализа первого разряда всех п чисел, При этом определяется значение второго разряда вычисляемой порядковой,ста

0

5

5

5-

0

5

0

анализа некоторое количество анали- - зируемык чисел, Таким образом, прИ поочередной подаче управляющих импульсов на первый и второй выходы блока 13 управления выполняется анализ всех iri разрядов двоичных чисел, которые записаны в п регистрах I,

и вычисляются значения m разрядов локальной порядковой статистики. В блоке управления при поступлении га-го импульса с выхода элемента И 19 на счетный вход счетчика 20 с коэффи циентом пересчета m на выходе его , старшего разряда появляется импульс, который устанавливает триггер 18 в исходное нулевое состояние. Б результате этого тактовые импульсы от ГТИ

.17 не проходят через элемент И 19 до поступления нового импульса запуска на. вход блока син хронизации, .

После вычисления i-й локальной порядковой статистики у, двоичньк чисел X (.. , . , , , X иг , . . . , X Uh в регистрах 1, начиная с второго, -записаны (п-1) двоичны-х чисел: хиа. , -х Lfs, . а код числа х(,+,( вытесняется регистра 1 после m последовательных сдвигов на один разряд, После записи нового числа х{;.,. в первый регистр 1 и подачи импульса запуска на вход блока синхронизации вычисляется значение локальной порядковой статистики у t-f-t. . .

Таким образом, предлагаемое устройство вычисляет локальные порядковые статистики в темпе поступления кода очередного числа входной последовательности двоичных чисел.

. J из п-го

Формула изобретения

Устройство для вычисления порядко-г вых статистик последовательности двоичных чисел , содержащее а регистров, п элементов И, где п - число анализируемых чисел, п элементов ИСКЛЮЧА- ШЕЕ ИЛИ, п триггеров, сумматор для сложения п одноразрядных двоичйых чисел, регистр порога, сумматор, элемент НЕ, управляющий элемент ИЛИ, причем выходы старщих разрядов регистров соединены с первыми .входами соответствующих элементов И, вторые входы элементов И объединены, третьи входы элементов И соединены с выходами соответствующих триггеров, входы установки в 1 которых объединены, а входы установки в О соединены с выходами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы кото- рых соединены с соответствующими входами сумматора для сложения п. одноразрядных двоичных чисел, выходы которого подключены к первой группе входов сумматора, вторая группа входов которого подключена к выходам регистра порога, выход знакового разряда сумматора соединен с входом элемента НЕ, выход которого подключен к вторьпм входам всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и является выходрм устройства, отличающееся тем, что, с целью расширения области применения за счет возможности вычисле- шя заданных локальных порядковых

статистик, регистры выполнены сдвиговыми, а в устройство введены регистр кода номера порядковой статис- g тики,, коммутатор и блок синхронизации, вход запуска которого является тактовы г входом устройства, соединенным также с первым входом управляющего элемента ИЛИ, управляющим входом

o коммутатора, входами установки в 1 триггеров и входом управления записью первого регистра сдвига, первый выход блока синхронизации соединен с вторыми входами элементов И и управ5 ляющего элемента ИЛИ, второй выход блока синхронизации соединен с входами управления сдвигов сдвиговых регистров ,, выходы элементов И соединены с первьми входами соответствующих элемен0 тов ИСКдаЧАЮЩЕЕ ИЛИ, выход знакового разряда сумматора соединен с третьим входом управляющего элемента ИЛИ, выход которого подключен к входу управления записью регистра порога, ин5 формационные входы которого соединены с выходами коммутатора, первая группа информационных входов которого соединена с выходами сумматора, а вторая группа информационных входов 0 с выходами регистра номера.порядковой статистики, информационные входы которого являются входами кода номера

. порядковой статистики устройства, информационные входы пер- 5 вого сдвигового регистра - информационными входами устройства.

Q Инср. Sjfod

Упр. Вход

6/5

Фиг.1

17

1-й 8ы)(о8

2

2-м Вы7(од

Изобретение относится к области вычислительной техники и может быть исполь зовано в системах цифровой обработки одномерных и двумерных сигналов , например, для медианной фильтрации сигналов с целью подавления шума. Цель изобретения - расширение области применения устройства за счет возможности вычисления заданных локальных порядковых статистик двоичных чисел. Устройство содержит регистры, элементы И, ИСКЛЮЧАЮЩЕЕ ИЛИ, триггеры, сумматор для сложения п одноразрядных- двоичных чисел, сумматор со знаковым разрядом, регистр порога, элемент НЕ, управляющий элемент ИЛИ, коммутатор, регистр кода номера. .порядковой стати сти ки, блок .синхронизации,- который содержит генератор тактовых импульсов, триггер, элементы И,элементьгзадержки и счетчик. Устройство вычисляет заданнью поряд- . .ковые статистики последовательно поступающих на вход двоичных чисел. - . 2 ил. i (Л ю со Х) vl о 00

-

W

Уст. О

Редактор Е. Папп

Составитель Е, Иванова

Техред Л-.Олейник Корректор Е, Рошко

Заказ 3397/49Тираж 67 Подписное

БНЙИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Рауигская наб., д.4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

ю

20

Фиг. 2