Частотный дискриминатор Советский патент 1986 года по МПК G01R23/02 

Изобретение относится к измерительной технике и может быть, использовано для быстрого измерения отклонения частоты от номинального значения .

Цель изобретения - повьшение разрешающей способности и чувствительности при измерении знакопеременных частот относительно номиналкной частоты за счет управления крутизной дискриминационной характеристики.

На чертеже приведена функциональная схема частотного дискриминатора.

.Частотный дискриминатор содержит измеритель 1 периода, регистр 2, арифметический блок 3, регистр 4 кон станты, постоянное запоминающее устройство (ПЗУ) 5, элемент 6.задержки, первый и второй цифроаналоговые преобразователи 7 ri 8, сумматор 9 с выходом. 10, первая и вторая группы элементов И 11 и 12, элемент НЕ 13 и входные клеммы 14-16.

Измеритель 1 периода содержит формирователь 17, элемент И 18, делител 19 частоты, триггер 20, генератор 21 опорной частоты, формирователь 22, элементы И 23 и 24, формирователь 25 элемент 26 задержки, счетчики 27 и 28, элемент 29 задержки, элементы И 30 и 31 и элемент ИЛИ 32,

В частотном дискриминаторе после- довательно соединены измеритель 1 периода, регистр 2, выход которого соединен с первым входом арифметического блока 3, второй вход которого соединён с выходом регистра 4 константы, а кодовые выходы - с адресными входами постоянного запоминающего устройства 5. Выход знакового разряда арифметического блока 3 соединен со старшим разрядом адресного входа постоянного запоминающего устройства 5 и с входом элемента 6 задержки. Выходы постоянного запоминающего устройства соединены с первыми входами группы элементов И 11 и 12, вторые входы первой из которых через элемент НЕ 13, вторые входы второй из которых непосредственно соединены с выходом элемента 6 задержки, а выходы - с информационными входами соответственно первого 7 и второго 8 цифроаналоговых преобразователей, вспомогательные входы которых соединены с источниками эталонного напряжения соответственно положительной и отрицательной полярности. Выходы

- ь,

241142

/

цифроаналоговых преобразователей через сумматор 9 соединены с выходной клеммой 10 частотного дискриминатора. В измерителе 1 периода вход фор3 мирователя 17.соединен с входом 16 устройства, первый вход элемента И 18 соединен с выходо.м формирователя 17, а второй - с входной клеммой 14 устройства, счетный вход делите ля 19 частоты соединен с выходом элемента И 18, а его установочный вход - с входной клеммой 15 устройства, счетный вход триггера 20 соединен с выходом делителя 19 частоты,

5 а его прямой и инверсный выходы - с входами формирователей 22 и 25 к с. первыми входами соответственно элементов И 23 и 24, вторые входы которых соединены с выходом опорного ге20 нератора 21, а выходы - с входами соответственно счетчиков 27 и 28, выходы формирователей 22 и 25 соединены через элементы 26 и 29 задержки с установочныьда входами счетчиков 27

и 28 и с входами элементов И 30 и 31, выходы которых соединены через элементы ИЛИ 32 с выходом, измерителя 1 периода, выходы счетчиков 27 и 28 соединены с вторыми входами элемен.30 тов И 30 и 31.

Частотный дискриминатор работает следующим образом.

До начала работы в ПЗУ 5 должна быть записана двоичная информация от35 дельно для положительных и отрица тельных значений выходного напряжения. В ячейки постоянной памяти необходимо записать Р-разрядные двоичные числа, отделяющие крутизну изме40 рителя и диапазон измеряемых знакопеременных частот.

Перед началом работы на клемму 15 устройства поступает импульсный сигнал, осуществляющий установку-дели45 теля 19 в исходное состояние. Начало работы определяется подачей .на клемму 14 устройства разрешакнцего потенциала, поступаняцего на второй вход элемента И 18. Входной сигнал неиз50 вестной частоты f, пройдя входной формирователь 17 и открытый элемент И 18, поступает на счетньй вход делителя 19, коэффициент деления К которого определяет разрешающую спо-г

55 собность измерителя. Формирователь 17 обеспечивает выработку коротких импульсов в моменты пересечения амплитуды входного гармонического сигнала нулевого уровня, поэтому на его выходе формируются импульсы с частотой следования 2f. С выхода делителя 19 на счетный вход триггера 20 поступают импульсы с частотой следования 2f/K. Быстродействующий триггер 20 формирует прямоугольные импульсы длительностью, равной периоду следования импульсов на его входе (), Прямоугольные импульсы положитель- ной полярности с прямого и инверсног выходов триггера 20 поочередно поступают на входы элементов И 23 и 24 и формирователей 22 и 25 коротких импульсов., соответственно. Элементы И 23 и 24 под действием прямоугольных импульсов поочередно пропускают на входы счетчиков 27 и. 28 импульсы высокой частоты fg опорного генератор 21. Р-разрядные двоичные коды Ыу соответствующие числу прошедших через элементы И импульсов частоты fg, с выходов элементов И 30 и 31 считываются короткими импульсами формирователей 22 к 25, выраба- тываемыми по концу прямоугольных импульсов триггера 20, и через элементы ИЛИ 32 поступают на вход регистра 2, После каждого считывания кодов, с задержкой, определяемой элемен тами 26 и 29, осуществляется установка счетчиков 27 и 28 в исходное состояние. Таким образом, счетчик 27 обеспечивает измерение длительности периода входного сигнала с нечетными номерами, а счетчик 28 - с четными. На первые вход арифметического блока 3 с выхода регистра 2 поступают коды N с темпом, равным K/2f. На второй вход арифметическо- го блока поступает неизменный код Njj с выхода регистра 4 константы. Числовое значение кода определяется значениями опорной частоты ц, номинальной частоты входных сигналов f и коэффициентом деления К.

Арифметический блок 3 осзгществля- ет вычитание значений кодов , причем при f f на его выходе формирзпотся отрицательные числа - -Np,a при f fн положительные числа +Nп. Разностные числа со знаком (±Np) с вькода арифметического блока 3 поступают на адресные входы. ПЗУ 5 и определяют номера ячеек, из которых считываются коды числовых значений выходного напряжения - Np,

5 О 5 20 5 о 0 5

g 5

5

которые поступают на входы групп элементов И 11 и 12. Сигна.пы знакового разряда арифметического блока 3 определяет ту область постоянной памяти, из которой необходимо считать информацию. При отрицательном знаке, что соответствует положительным значениям входной частоты относительно ЕЙ, адреса ячеек однозначно соответствуют кодам Np, при положительном знаке, что соответствует отрицательным значениям входной частоты, адреса ячеек соответствуют значениям кодов Np, увеличенным на величину М 2, где & - номер стар шего разряда. Кроме того, сигнал знакового разряда через элемент 6 задержки управляет пропусканием кодов N,, через элемент НЕ 13 группой элементов И 11 на входы первого цифро- аналогового прео бразователя 7 (при положительном знаке)или непосредственно группойэлементов И12 иавходы второго цифроаналовогопреобразователя В {при отрицательномзнаке).

Таким образом на выходах цифро- аналоговых преобразователей 7 и 8, а следовательнЪ J и на выходе сумматора 9 формируется знакопеременное напряжение, однозначно соответствующее измеренным значениям частоты входного сигнала.

Предлагаемый дискриминатор позволяет путем программирования информации в ячейках постоянной памяти устанавливать требуемую крутизну дискриминационной характеристики,

..что увеличивает чувствительность преобразования при соответствующем выборе частоты i опорного генератора. Кроме того, раздельная запись

.информации в ячейках постоянной памяти для положительных и отрицательных значений частот позволяет осуществлять измерение знакопеременных частот относительно номинальной частоты, величина которой задается кодом в регистре константы.

Формула изобретения

Частотный дискриминатор, содержащий последовательно соединенные измеритель периода и регистр, а также сумматор, выход которого является выходом устройства, а входы соединены с выходами первого и второго цифро- аналоговых преобразователей, о т личающийся тем, что, с целью повышения разрешающей способности и чувствительности, в него вве даны регистр константы, арифметический блок, постоянное запоминающее устройство, две группы элементов И, элемент НЕ, элемент задержки, причем выход регистра соединен, с первым входом арифметического блока, второй вход которого соединен с выходом регистра константы, выходы «ко- торого соединены с адресными входами постоянного запоминающего устройства выход знакового-разряда арифметичес кого блока соединен со старшим разрядом адресного входа постоянного за

поминающего устройства и с входом элемента задержки, выходы постоянного запоминающего устройства соединены с первыми входами групп элементов И, вторые входы перчой иэ которых через элемент НЕ и вторые входы второй из которых непосредственно соединены с выходом элемента задержки, а выходы групп элементов И соединены с информационными входами соответственно, первого и второго циф- роаналоговых преобразователей, вспомогательные входы которых соединены с источниками эталонного напряжения соответственно положительной и отрицательной полярности.

Изобретение относится к измерительной технике. Может быть использовано для быстрого измерения отклонения частоты от номинального значения. Цель изобретения заключается в повышении разрешающей способности и чувствительности при измерении знакопеременных частот относительно номинальной частоты. Для достижения цели в устройство, состоящее из измерителя периода 1, регистра 2, сумматор а 9 с выходом 10, цифроаналоговых преобразователей 7, 8, введены регистр константы 4, арифметический блок 3, постоянное запоминающее устройство 5, две группы элементов И 11, 12, элемент НЕ 13, элемент задержки 6. Входные клеммы устройства обозначены 14-16. Измеритель периода 1 содержит формирователи 17, 22, 25, элементы И 18, 23, 24, 30, 31, делитель частоты .19, триггер 20, генератор опорной частоты 21, элементы задержки 26, 29, счетчики 27, 28, элемент ИЛИ 32. Устройство позволяет путем программирования информации в ячейках постоянной памяти устанавливать требуемую крутизну диЬкриминационной характеристики. Это позволяет увеличить чувствительность -преобразования при соот- ветствуницем выборе частоты f опорного генератора. Раздельная запись информации в ячейках постоянной памяти для положительных и отрицательных значений частот позволяет осуществлять измерение знакопеременных частот относительно номинальной частоты, величина которой задается кодом в регистре константы. 2 ил. (/ W