Устройство для защиты блока параллельно включенных транзисторов Советский патент 1986 года по МПК H02H7/10 

мультиплексор 6 обеспечивается изменением при каждом тактовом импульсе состояний разрядов первого счетчика. 11. Каждое из состояний определяет прохождение через мультиплексор 6 импульсов с третьей обмоткой соответствующего датчика 5 наличия тока. При прекращении коллекторного тока по одной из цепей БПВТ 2 импульс с выхода первого элемента 9 задержки проходит на выход трехвходового элемента И-НЕ

i

Изобретение относится к электротехнике, и может быть использовано в устройствах электропитания радиолокационных систем.

Цель изобретения - повьшение на- дежности защиты блока параллельно включенных транзисторов.

На чертеже представлена функцио-, нальная схема устройства для защиты блока параллельно включенных транзисторов .

Устройство содержит -плавкие предохранители 1, блок. 2 параллельно включенных транзисторов, разделительные диоды 3, сигнализирующий элемент 4, датчики 5 наличия тока, выполненные на ферромагнитных сердечниках с .прямоугольной петлей гистерезиса, с тремя обмотками, мультиплексор 6, D- триггер 7, выполненный на основе RS- триггера, усилитель 8 .тактовых импульсов, первый и второй элементы .9 и 10 задержки, первый и второй счетчики 11 и 12, первьй и второй элементы НЕ 13 и 14, блок элементов- НЕ 15, трехвходовый элемент И-НЕ 16, двухвходовый элемент И 17, блок двух входовых элементов И-НЕ 18, одновиб- ратор 19, первый и второй дешифраторы 20 и 21, блок статических RS-триг геров 22, усилитель 23, исполнительный орган 24, источник 25 тактовых импульсов. Начала первых обмоток дат чиков 5 наличия тока соединены через плавкие предохранители 1 с выходом исполнительного органа 24, вход которого предназначен для соединения с положительной клеммой источника питания. Концы первых обмоток предназначены для соединения с коллекторами

41347 .

16 о Срабатывает соответствующий RS- , триггер блока 22 статических RS-триг- геров. Включается сигнализирующий элемент 4. При возникновении в цепях БПВТ 2 определенного, заранее заданного количества неисправностей, при котором дальнейшая его работа ввиду перегрузки оставшихся исправными транзисторов недопустима, срабатывает исполнительный орган 24. Напряжение питания с БПВТ 2 снимается. 1 ил.

блока 2 паралельно включенных транзисторов , Вторые обмотки датчиков 5 наличия тока соединены последовательно. При этом конец последовательной

цепи обмоток соединен с положитель- ным выходом усилителя 8 тактовых импульсов . Начало последовательной цепи обмоток соединено с отрицательным выходом усилителя 8 тактовых импульI сов. Начала третьих обмоток соединены с общей нулевой шиной,концы третьих обмоток через разделитгльные диоды 3 соединены с информационными входами мультиплексора 6, Выход которого соединен с входом установки D-триггера 7 в 1, Вход усилителя 8 тактовых импульсов соединен с входом первого элемен:та 9 задержки выход которого соединен с входом второго элемента

10 задерлски, первым входом трехвходового элемента И-НЕ 16 и через первый элемент НЕ 13 - с входом синхронизации В триггера 7; выход которого соединен с вторым входом трехвходового

элемента И-НЕ 16, Выход второго элемента 10 задержки соединен с-счетным входом первого счетчика 11, выходы которого-соединень с адресньми входами мультиплексора 6 и входами первого дешифратора 20, выходы которого через блок элементов НЕ 15 соединен ; с первыми входами блока двухвходовых элементов И-НЕ 18.. Старший разряд первого счетчика.11 соединен с входом одновибратора 19, выход которого соединен с первым входом двухвходово- ;го элемента И 17, выход которого соединен с входом установки второго счетчика 1 2 в О. Выход трехвходового элемента

.И-НЕ 16 соединен с счетнь1м входом i

3 второго счетчика 12 и через второй элемент НЕ 14 - с вторыми входами блока двухвходовых элементов И-НЕ 18 выходы которого соединены с входами установки в 1 блока статических RS триггеров 22, выходы которого соединены с входами сигнализирующего элемента 4. Выходы второго счетчика 12 соединены с входами второго дешифратора 21, выход которого соединен с третьим входом трехвходового элемента И-НЕ 16, вторым входом двухвходо- вого элемента И 17, входом усилител

23,выход которого соединен с управляющим входом исполнительного органа

24.Эмиттерная цепь блока параллельно включенных транзисторов 2 соединена с нагрузкой. В базовую цепь блока параллельно включенных транзисторов 2 поступает сигнал управления. Входы усилителя 8 тактовых импульсов

и первого элемента 9 задержки соединены с выходом источника 25 тактовых импульсов.

Устройство для защиты блока парал- лельно включенных транзисторов работает следующим образом (описание проводится на примере работы блока параллельно включенных транзисторов 2 в импульсном режиме, который обеспечивается подачей в базовую цепь транзисторов импульсного сигнала управле Iния) .

При отсутствии неисправностей токи, протекающие через коллекторные цепи блока параллельно включенных транзисторов 2 и одновременно через первые обмотки датчиков 5 наличия тока, намагничивают их серд вчники

до насыщения.

Тактовые импульсы, синхронизированные с импульсами, управляюгцими работой блока параллельно включенных транзисторов 2, и задержанные относительно их фронта, проходят через усилитель 8.тактовых импульсов и пе- ремагничивают сердечники всех датчиков 5 наличия тока, что приводит к появлению на их третьих обмотках импульсов напряжения, которые через разделительные диоды 3 одновременно поступают на информационные входы мультиплексора 6. Импульсы, поступающие на информационные входы мультиплексора 6, поочередно проходят на его инверсный выход. Очередность прохождения импульсов через мультиплексор 6 обеспечивается изменением при

j Q

г

jn

5

0

5 0 5

0

3474

каждом тактовом импульсе состояний :разрядов1 первого счетчика 11, каждое из которых определяет прохождение через мультиплексор 6 импульса с третьей обмотки соответствующего датчика 5 наличия тока.

Импульс, поступающий с инверсного выхода мультиплексора 6, устанавли- ( вает D-триггер 7 в единичное состояние, при котором на его инверсном выходе появляется логический О, поступающий на вход трехвходового элемента И-НЕ 16. В этом случае тактовый импульс, задержанный первым элементом 9 задержки,- не проходит через трехвходовый элемент И-НЕ 16 и, пройдя через первьш элемент НЕ 13, возвращает по спаду D-триггер 7 в исходное нулевое, состояние. Кроме того, этот же импульс, задержанньш вторым элементом 10 задержки, устанавливает- разряды первого счетчика 11 в состояние, подготавливающее прохождение через мультиплексор 6 импульса с третьей обмотки следующего датчика 5 наличия тока. При появлении этого импульса в следующий тактовый период на выходе мультиплексора 6 указанный процесс повторяется. После окончания цикла контроля цепей, т.е. цикла последовательного прохождения через мультиплексор 6 импульсов со всех датчиков 5 наличия тока, разряды первого счетчика 11 устанавливаются в 1 улевое состояние, при котором начинается новьш цикл.

При прекращении коллекторного тока по одной из цепей блока параллельно включенных транзисторов 2 в результате неисправности транзистора, предохранителя 1, монтажа или в результате срабатывания предохранителя 1, импульс напряжения на третьей обмотке соответствующего датчика 5 наличия тока в момент прохождения тактового импульса не возникает. При отсутствии и|тульса на одном из информационных входов мультиплексора 6, импульс на его инверсном выходе в соответ- ствукндий тактовый период также отсутствует. При этом D-триггер 7 остается в исходном нулевом состоянии. Импульс с выхода первого элемента 9 задержки проходит на выход трехвходового элемента И-НЕ 16.

Импульс с выхода трехвходового элемента И-НЕ 16 проходит через второй элемент НЕ 14 и один из двухвхоS1241347 . 6

довых элементов И-НЕ блока дпухвходо-, ности.Одновременно эти же импульсы вых элементов И-НЕ 18 на вход соот- с ёыхода трехвходового элемента Й-НЕ ветствующего RS-триггера блока статл- 16 поступают на счетный вход второго ческих RS-триггеров 22, с выхода ко- счетчика 12, разряды которого уста- торого поступает сигнал на сигнализи- . навливаются в состояние, при котором рующий элемент 4, представляющий собой набор элементов индикации, например светодиодов, каждый из которых осуществляет индикацию с указанием цепи блока параллельно включенных

на соответствующем выходе второго дешифратора 21 появляется сигнал в виде логического О, который посту- пает, во-первых, на трехвходовый эле 10 мент И-НЕ 16 и двухвходовый элемент

транзисторов 2, в которой возникла неисправность. Прохождение импульса с выхода трехвходового элемента И-НЕ 16 на вход соответствующего КЗ-триггера блока статических RS триггеров 22 определяется состоянием разрядов первого счетчика.11, который поочередно устанавливает через первый дешифратор 20 и блок элементов НЕ 15 на входах соотв ётствующих двухвходо- вьЕс элементов И-НЕ блока двухвходо- вых элементов И-НЕ 18 разрешающий, сигнал на прохождение этого импульса

Импульс с выхода трехвходового элемента И-НЕ 16 проходит также на счетный вход второго счетчика 12, в котором фи ксируется информация о возникновении одной неисправности в цепях блока параллельно включенных транзисторов 2. Эта информация сохраняется до начала следующего цикла контроля цепей. При окончании каждого цикла контроля цепей первый счетчик 11 устанавливается в нулевое состояние, при котором сигнал с его старшего разряда проходит на вход одновибратора 19, с выхода которого импульс поступает через двухвходовый элемент И 17 на вход установки второго счетчика 12 в О,

При возникновении в цепях блока параллельно включенных транзисторов 2 определенного, заранее заданного количества неисправностей, при котором дальнейшая его работа, ввиду перегрузки оставшихся исправными транзисторов недопустима, на выходе трехвходового элемента И-НЕ 16 появляютс импульсы, количество которых за один цикл контроля цепей соответствует числу возникших неисправностей. Эти импульсы прохрдят на входы соответствующих RS-триггеров блока статических RS-триггеров 22,с выходов которрго сигналы поступают на сигнализирующий элемент 4, где фиксирует- гя информация, указывающая цепи блока параллельно включенных транзисторов 2, в которых возникли неисправ

ности.Одновременно эти же импульсы с ёыхода трехвходового элемента Й-НЕ 16 поступают на счетный вход второго счетчика 12, разряды которого уста- навливаются в состояние, при котором

на соответствующем выходе второго дешифратора 21 появляется сигнал в виде логического О, который посту- пает, во-первых, на трехвходовый эле- мент И-НЕ 16 и двухвходовый элемент

И 17, прекращая подачу импульсов на входы второго счетчика 12, во-вторых, через усилитель 23 на исполнительный орган 24, например контактор, которьй отключается и снимает налряже- ние питания с блока паралелльно включенных транзисторов 2.

Приведенное описание работы.устройства, для защиты блока параллельно

включенных транзисторов распрос.траня- ется и на случай работы их в линейном режиме. При этом сигнал управления имеет плавно изменяющийся характер, а тактовые импульсы - произвольную

частоту, определяемую периоди.чйостью контроля исправ ности параллельно . включенных транзисторов.

Мультиплексор 6, D -триггер 7, первый и второй счетчики 11 и 12,

первый и второй элементы НЕ 13 и 14 и блок элементов НЕ 15, трехвходовый элемент И-НЕ 16, двухвходовый эле- мент И 17, блок двухвходовых элемен- JTOB И-НЕ 18 и блок статических RS-

;триггеров 22, первый и второй дешифраторы 20 и 21 выполнены на интегральных-микросхемах, например 155КП1, 155ТМ2, 155ИЕ5, 155ЛН1, 155ЛА4, 1551Ш 1, 15.5ЛАЗ, 155ИДЗ соответствен-. но.

5

5

Первый и второй элементы 9 и 10 задержки и одновибратор 19 выполнены на интегральных уткросхемах, например 155ЛАЗ с применением РС-цепей по известным схемам.

Усилитель 8 тактовых импульсов и усилитель 23 представляют собой полупроводниковые усилители мощности.

Количество задействованных в схеме информационных входов мультиплексора 6 определяется количеством параллельно включенных транзисторов, содержащихся в защищаемом блоке. Если ,коли- чество пар;зллельно включенных транзисторов превьш1ает количество информационных входов одного мультиплексо- :ра, то схема устройства защиты нара71241

пщвается путем введения необходимого количества мультиплексоров с соотг ветствующим логическим обеспечением - их работы. При этом логика работы устройства защиты полностью сохрани- ; ется.

Формула изобретени я

Устройство для, защиты блока параллельно включенных транзисторов, со- 10 держащее плавкие предохранители, разделительные диоды, сигнализирующий

элемент.

отличающееся

тем, что., с целью повышения надежности защиты блока параллельно включен- ных транзисторов, в него введены датчики наличия тока, выполненные на ферромагнитных сердечниках с прямоугольной петлей гистерезиса с тремя обмотками, мт,шьтиплексор, D-триггер, усилитель тактовых импульсов, два элемента задержки, два сметчика, два элемента НЕ, блок элементов НЕ, трех входовой элемент Pi-HE, двухвходовой элемент И, блок двухвходовых элемен- тов И-НЕ, одновибратор, два дешифратора, блок статических RS-триггеров, усилитель, источник тактовых импульсов и исполнительный орган, причем начала первых обмоток датчиков нали- чин тока соединены через плавкие предохранители с выходом исполнительного органа, вход которого предназначе для соединения с положительной клеммой источника питания, ,концы первых обмоток предназначены для соединения с коллекторами блока рараллельно включенных транзисторов, вторые обмотки датчиков наличия тока соединены последовательно, при этом конец

последовательной цепи обмоток соединен с положительным выходом усилителя тактовых импульсов, начало последовательной цепи обмоток - с отрица- выходом усилителя тактовых импульсов, начала третьих обмоток - общей нулевой шиной, концы третьих

Редактор И, Касарда

Составитель 0. Мещерякова

Техред О.Сопко Корректор Л. Патай

Заказ 3606/49 Тираж 612Подписное

. ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

;

10

15 20 25 -JQ

5

5

3478

обмоток через разделительные диоды - с информационными входами мультиплексора, выход которого соединен с входом установки D-триггера в 1, вход усилителя тактовых импульсов соединен с входом первого элемента задержки, выход которого соединен с входом второго элемента задержки, первым входом трехвходового. элемента И-НЕ и через первый элемент НЕ - с входом синхронизации D-триггера, выход которого соединен с вторым входом трехвходового элемента И-НЕ, выход второго элемента задержки соединен с счетным входом первого счетчика, выходы которого соединены с адресными входами мультиплексора и входами первого дешифратора, выходы которого через блок элементов НЕ соединены с пеовы- ми входами блока двухвходовых элементов И-НЕ, старший разряд первого счетчика соединен с входом одновибра- тора, выход которого соединен с первым входом двухвходового элемента И, выход которого соединен с входом установки второго счетчика в О, выход трехвходового элемента И-НЕ соединен с счетным входом второго счетчика и через второй элемент НЕ - с вторыми входами блока двухвходовых элементов И-НЕ, выходы которого соединены с входами установки в 1 блока статических RS-триггеров, выходы которого соединены с входами сигнализирующего элемента, выходы второго счетчика соединены с входами второго дешифратора, выход которого соединен с третьим входом трехвходового элемента И-НЕ, вторым входом двухвходового элемента И и входом усилителя, выход которого соединен с управляющим входом исполнительного органа, при этом вход усилителя тактовых импульсов и вход первого элемента задержки соединены с выходом источника тактовых импульсов .

Изобретение относится к электротехнике, в частности предна-значено для использования в устройствах электролитания радиолокационных систем. Целью изобретения является повьшение надежности защиты блока параллельно- включенных транзисторов (БПВТ). Очередность прохождения импульсов через SS сл