Устройство для интегрирования функций Советский патент 1986 года по МПК G06G7/18 

1

Изобретение относится к автоматике и вычислительно технике и предназначено для формирования цифровых и аналоговых сигналов, нропорциональ- ньк шп егра.пу от входного аналогового воздействи/ч. Устройство может найти нрименение в аналоговых и гибридных вычислительных системах, а . та1же в снециализированных устройствах обработки информации. Целью изобретения является повышение точности,

На фиг, 1 и 2 изображена блок-схема устройства для интегрирования фун

ЦИ.

Устройство содержит блок 1 выде- леиил t-годуля, информационный вход 2, знаковый дискриминатор 3, аналого- цифровой нреобразоцатель 4 следящего типа, нреобрсчзователь 5 код-частота, первЫ11 реверсивный счетчик б, вход 7 начальной установки устройства, сумматор 8, нервы дешифратор 9 нуля первый элемент Я1Ш 10, первьш триггер 11, блок 12 задания начальных значений, вход 13 запуска устройства элемент 14 задержки, нервьй элемент 1 15, шину 16 ввода кода начггльиого значения, цифровой вьжод 17 ycTpoii- стиа, цифроаиалоговый. преобразовател 1В, знаковый разряд 19 цифрового выхода устройства, аналоговьй выход 20 устро 1ства, блок 21 определения зна- ica коррекцрш, второй элемент И 22, второй элемент 1ШГ1 23, второй 24 и третий 25 дешифраторы нуля., второй реверсивны.й счетчик 26, г енератор 27 опорной частоты, второй 28 и третий 29 триггеры.

Аналого-цифровой преобразователь 4 следяЕ(его тина содершгг цифроана- логовый преобразова тель 30, ревер- CHBHbn счетчик 31, цифровой выход 32 нреобразования, блок 33, информаци- . OHHbiii вход 34, выход 35 разностного сигнала, компараторы 36 и 37, триггер 38, элемент Ш1И 39, выход 40 число импульсного кода нрирашення, установочньй вход 41, прямой 42 и инверсный 43 выходы знака приращения .

Блок 12 задания начальных значе- Н.ИЙ содержит информационный вход 44, с нерзого по четвертый выходы 45-48, генератор 49 импульсов, нервьй эле- biCiiT И 50, нервы11 управляющий вход 31, компаратор 52, аналоговый вход 53, второй элемент I 54, знаковый

1

, ,

242993 - 2

вход 55, триггер 56, второй и тре упра)зляюш 1е входы 57 и 58, регистр 59.

Блок 21 определения знака коррек5 цни содержит нервьй и второй элементы И 60 и 61, инвертор 62 и элемент 1ШН 63.

Цифроаналоговый преобразователь 18 содержит нерехслючатель 64 и одно10 полярньй Цифроаналоговый нреобразЪ- ватель 65.

Устройство работает следующим образом.

В процессе работы с помощью ана15 лого-цифрового преобразователя 4

осуш,ествляет ся с уиенчатая аппроксимация аналог ового сигнала с постоянным шагом квантования Д U. При этом на i-M участке аппроксимации в счет20 ч.ике 31 преобразоватетпГ 4 находится код Н, значение которого равно числу шагов квантования, нронорцио- нального амплитуде входного сигнала на границе участка. С цифрового

25 выхода 32 преобразователя 4 управляющий код устанавливает зпачение частоты импульсов на выходе преобразователя 5 код-частота, равное F ( Ч 1стота , COOT -

30 ветствующая единичному коду счетчика 31 преобразователя. Таким образом, на i-M частке аинроксимации будет осуществляться изменение кода в счетчике 6 с ностоянной скоростью

35 на величину ACg , где TL - нродотркительность аннроксимации i-ro участка входного сигнала, определяемая временем нахождения входного сигнала в пределах шага квантования

ijO ли. Б течение того же периода времени будет осуществляться измеиение кода в счетчике 26 с гюстоянной скоростью на величнну ДС fl .Т-,

f.

где - частота импульсов генератора 27 опорной частоты. ТекуЕЦ- е коды с четчиков 6 и 26 суммируются сумматором 8, вследствие чего выходной код пропорционален площади трапеции, описанной на участке лииейно аппрок- сиш1рованным сигналом, и по завер- шепию работы на указанном участке в суГ Маторе 8 будет находиться код

45

50

й-с (.f,-t2

N-.f,

)т..

При изменении входного сигнала на величину шага квантования Д U устройство нереходит к аппроксимации )-го участка входного сигнала, при этом в счетчике 31 преобразователя 4 будет находиться код J отличаюпщйся от значения кода N на +1 в зависимости от направления изменения сигнал. Следовательно, на (i+)-M участке аппроксимации будет осуп ествлться изменение кода в счетчике 6 на величину

ил f,

Т

u-f

да.

6l.H

в то же самое время

будет происходить изменение кода в счетчике 26 на величину А Cj.

Знаки изменения кодов

2

т-

счетчиков 6 н 26 определяются напралением изменения входного сигнала и его полярностью. На (i+,l)-M учаске аппроксимации произойдет изменение суммарного кода на цифровом вы- .ходе 17 устро 1ства на величину

лг (+ -f + TJ- -f ) н7 I 91 -

Т-,.. Таким обра-Н1 V

зом, на цифровом выходе 17 в процес- с-е работы устройства осуществляется непрерывное формирование кода, текущее значение которого пропорционально площади ,- описываемой линейно аппроксим1рЪ ванной входной функцией и, следовательно, с большой степенью точности пропорциональное текущему значению интеграла от входной функции.

Рассмотрим работу устройства при интегрировании входной функции с нулевым начальным значением f(0)0.

В исходном состоянии, которому соответствует подача управляющего потенциала на вход 7 начальной установки устройства, все триггеры и счетчики установлены в нулевое состояние. Нулевой потенциал на выходе триггера 29 блокирует работу генератора 27. С шины 16 по информационному входу 44 блока 12 заносится код начальньп условий, которьй через выход 46 блока 12 и сумматор 8 поступает на цифровой выход 17 н выход 19 знакового разряда устройства. Цифровой код с выхода сумматора 8 поступает на цифровые входы цифроаналрго- вого преобразователя 18 и преобразуется в аналоговьй эквивалент. Данный ре;ким соответствует стандартному режиму Исходное положение интеграторов аналоговой вычислительной машины

Перевод устройства в режим Интегрирование осуществляется подачей управляющего потенциала на вход 13

f52429934

запуска устройства и снятием управляющего потенциала с входа 7 начальной установки. В связи с тем, что на 1П1формацпон1йге входы преобразователя 5 5 код-частота поступает нулевой код с цифрового выхода 32 преобразователя 4 , то на выходе преобразователя 5 отсутствует импульсная последовательность и счетчик 6 сохраняет ис- 10 ходное состояние. Нулевое состояние сохраняет также счетчик 26, так как перевод устройства в режим Интегрирование еще не изменяет состояния триггера 29, управляющего запуском генератора 27.

Режим работы счетчика 6 определяется полярностью входного сигнала. Положительному значению входного

f520

30

сигнала соответствует нулевой, а отрицательног-гу - единичный уровень напряжения на выходе знакового дискриминатора 3.. Поступая на вход управления реверсом счетчика 6, нулевой уровень с выхода знакового дис- 25 криминатора 3 обеспечивает работу счетчика 6 в релсиме суммирования, а единнчньп уровень - работу счетчика 6 в режиме вычитания.

Возрастающее входное напряжение положительной полярности через блок 1 выделения модуля, аналоговый вход 34 и блок 33 вычитания преобразователя 4 поступает на сигнальные входы компараторов 36 и 37. При превы5 щенни выходным напряжением блока 33 напряжения UQ,, произойдет срабатывание компаратора 36, при котором напряжение на его рыходе соответствует уровню логической 1. Сигналом сра0 батывания компаратора 36 подтверждается нулевое состояние триггера 38, которое, поступая на вход управления реверсом счетчика 31, устанавливает его в pejKHMe суммирования. По

5 сигналу срабатывания ком1аратора 36 через элемент 1-ШИ 39 в счетчик 31 заносится код единиць, который формфует на выходе цифроаналогово- го преобразователя 30 уравновещиваю- щее напряжение, переводящее компаратор 36 в исходное состояние. По сигналу срабатывания компаратора 36 через элементы ИЛИ 39, И 22 производится установка в единичное состоя5 ние триггера 29, чем осуществляется запуск генератора 27. Импульсы опорной частоты ff /2 начинают поступать на счетизй вход счетчика 26. При

0

5

этом счетчик 26 установлен в режим суммирования., так как на входе управления реверсом присуствует 1Г5Гле- вой потенциал с выхода элемента ИЛИ 63 блока 21,

Единичньй код с цифрового выхода 32 преобразователя 4 устанавливает коэффициент передачи преобразователя 5 равным единице, вследствие чег на счетньй вход счетчика 6 начинают поступать импульсы с частотой Г .

При дальнейшем возрастании положительного входного напряжения произойдет второе срабатывание компаратора 36. К этому моменту в счетчиках 6 и 26 будут находиться коды

и йС, f, -т, , где Т, -М

временной интервал между первым и вторым срабатыванием компаратора 36. По второму срабатыванию компаратора 36 в счетчике 31 будет находится код числа два и уравновешивающее напряжение с выхода преобразователя 30 устанавливает компаратор 36 в исходное состояние.

Код с цифрового выхода 32 преобразователя 4 устанавливает коэффициент передачи преобразователя 5 код-частота, равньй двум, вследствие него в течение времени-между вторым и третьим срабатыванием компаратора

36 заполнение счетчика 6 про11схо/г,ит

с частотой 2f . По завершении работы на указанном интервале в счетчиках 6 и 26 будут соответственно находиться коды /IM-Zf i-Tj ,.

f.T ,Ti, а на выходе сумматора 8 будет сформирована сумма указанных кодов. В дальнейшем работа устройства при возрастании положительного входного сигнала происходит аналогично. При убывании входного сигнала в области положительных значений триггер 38 устанавливается в единичное состояние по сигналу срабатывания компаратора 37.

Единичное состояние триггера 38 переводит счетчик 31 в режим вычита- НИН, уравновешивание напряжения осуществляется уменьшением кода в счетчике 31 на единицу. Указанное изменение кода счетчика 31 вызовет уменьшение на единицу коэффициента передачи преобразователя 5. Следовательно, на (п+1)-м интервале содержимое счетчика 6 увеличится на ве личину

42993 .. 6

. .Д Cg, (n-l )f, Т,-, . По единичному, состоянию триггера 38 установится единичньш уровень на выходе элемента И 61, который через элемент ИЛИ J 63 переведет счетчик 26 в режим вычитания. Следовательно, на (п+1)-ом участке аппроксимации содержимое счетчика 26 уменьшится на величину

Q AC-if,- ff -Т : В дальнейшем, при

уменьшении входного сигнала в области положительшлх значений работа устройства происходит аналогично. Если входное напряжение вновь измеt5 няет крутизну в области положительных значений, не достигая нулевого уровня, то уравновешивание входного напряжения будет осуществляться при работе счетчика 31 в режиме суммиро20 вания по нулевому состоянию триггера 38, в которое он установится после прохождения входным напряжением локального минимума. При этом счетчики 6 и 26 работают в режиме сумми25 рования. I

При переходе входного сигнала в область отрицательных значений единичный уровень с выхода знакового

дискриминатора 3 установит счетчик

6 в режим вычитания, однако до первого срабатывания компаратора 36 на его счетньп вход импульсы не посту- : пают, так как преобразователь 5 заблокирован нулевым кодом с цифрового выхода 32 преобразователя 4. При возрастании входного сигнала по модулю в области отрицательных значений счетчик 26 устанавливается в режим вычитания по единичному уровню напряжения на выходе элемента И 60 блока 21, однако до первого срабатывания компаратора 36 импульсы на его счетный вход не поступают, так как при переходе входного напряжения через нулевое значение генератора 27 заблокирован нулевым состоянием триггера 29, в которое он был установлен уровнем напряжения .с выхода дешифратора 25 через элемент ИЛИ 10. По первому срабатыванию компаратора 36 в дальнейшем при возрастании входного сигнала на модулю в области отрицательных значений осуществляется уменьшение содержимого

счетчиков 6 и 26. При изменении кру- TH3iibi входного сигнала в области отрицательных значений при его уменьшении по модул10 режим работы счетчи7

пряжения, логической 1 J

ка 6 не изменяется, а счетчик 26 устанавливается в режим суммирования но нулевым уровням на выходах элементов И 60 и 61 блока 21. При переходе входного сигнала через нулевое 5 значение в отрицательную область возможен случай установления в счетчике 6 нулевого кода,- после чего количество импульсов, поступивших на его счетНый.вход, будет представле- 10 но в обратном коде на его выходах. В этом случае формирование единицы в знаковом разряде осуществляется следую1цим образом.При прохождении кода счетчика 6 15 через нуле}зое значение на выходе дешифратора 9 формируется уровень па- соответствующий уровню

который через элемент ИШ1 23 поступает на счетпьш 20 вход триггера 11, па выходе которого формируется знаковый разряд кода, содержащегося в счетчике 6, н устанавливает его в единичное состояние. При повторном переходе входного сиг- 25 нала Б положительную область и прохождении значения кода--счетчика 6 через нуль аналогичным образом триггер 11 устанавливается в нулевое состояние, что соответствует .г.оло- Q жительпому значетио интеграла от входной функции.

При работе устройства на участке убывания входного сигнала в полои - тельной области или возрастания по 35 модулю в области отрицательных значений возможен случай установ лезпш в счетчпке 26 нулевого кода, после чего количество импульсов, поступивших на его счетный вход, будет пред- 40 ставлено в обратном коде на его выходах. В этом случае формирование единицы в знаковом разряде вляется следующим образом. При про- ождении кода счетчика 26 через ну- 45 евое значение на выходе дешифратора 24 формируется уровень напряжения, соответствующий логической 1, ко- орьш поступает на счетный трнг- гера 28, на выходе которого формируетЗО ся знаковый разряд кода, содержап1;е- ося в счетчике 26, и устанавливает - го в единичное состояние. При поворном переводе счетчика 26 в режим уммирования, что соответствует . 55 частку возрастания входной функции положительной области или ее убыва ия по модулю в отрицательной облас 5 10

12429938

ти, и при повторном прохождении кода

счетчика 26 через нулевое значение сигналом с выхода дешифратора 24 триггер 28 устанавливается в нулево состояние по счетному входу.

Таким образом, для работы устройства необходимо, чтобы сумматор 8. осуществлял свою работу при предсталении входных данных в обратном код при этом задани е начальньпс условий по кодовой шине 16 должно также осуществляться в обратном коде.

Задание произвольного начального значения f{0) интегрируемой функции осущестдзляется в режиме Исходное положение блоком 12 следуюпщм образом. При поступлении на вход устройства начального значения функции f(0) па выходе блока 33 формируется сигнал положительной полярности, так как счетчик 31 в режиме Исходное положение устанавливается в нуль и с выхода цифроаналогово- го преобразователя 30 на инвертирую- щип вход блока 33 подается 1гулевой потенциал. По сигналу положительной полярности с выхода 35 преобразователя и происходит срабатывание компаратора 52 блока 12, при этом напряжение на его выходе соответствует уровню логической I. Импульсы генератора 49 через открытый элемент И 50 блока 12 поступают на счетный вход счетчика 31 до тех пор, пока напряжение на выходе преобразователя 30 не станет равным по модулю вход- ному напряжению. В этом случае напряжение на выходе блока 33 станет равным нулю и компаратор 52 возвратится в исходное положение, закрывая элемент П 50 для прохождения импуль- crfls генератора 49 на счетный вход счетчика 31. Код с цифрового выхода 32 преобразователя 4 устанавливает соответствующий коэффициент передачи преобразования 5 код-частота. Однако в режиме Исходное положение преобразователь 5 заблокирован уп- равляющтгм потенциалом, поданным -на вход 7. Если полярность входного сигнала отрицательна, то напряжение, соответствующее уровню логической 1,с выхода знакового дискриминатора 3, устанавливает счетчик б в режим вычитания по входу управления реверсом. По единичному уровню напряжения с выхода знакового дис- кримнпатора 3 по потенциалу режима

Исходное положение через элемент

54 блока 12 и элемент ИЛИ 10 осуествляется установка триггера 11 единичное состояние, что обеспеивает формирование отрицательного 5 значения кода, поступающего на первый вход су1 1матора 8. При положительном значении входного сигнала потенциал, соответствующий уровню логического О с выхода знакового О дискриминатора 3 устанарливает счетчик 6 в режим суммирования, а триггер 11 остается в исходном состоянии, обеспечивая формирование положительного значения кода, поступающего 15 на первый вход сумматора 8. Б режиме Исходное положение и в режиме Интегрирование до первого срабатывания любого из компараторов преобразователя 4 генератор 27 заблокиро- 20 ван нулевым триггера 29. После срабатывания любого из компараторов триггер 29. устанавливается в единичное cocToninie, осуществляя запуск генератора 27. . .25

Начальная установка.режима работы счетчика 26 опредедяется полярностью входного воздействий и направлением его изменения, и производит- ся с помощью блока 21.30

Формирование знакового разряда кода счетчика 26 определяется таюке полярностью входного воздействия и направлением его изменения и производится установкой триггера 28 в единичное состояние (или сохранением исходного состояния) по сигналу

срабатывания любого из компараторов преобразователя 4 и формирующегося переводе в режим Интегрирова- 40 ние импульса на выходе три ггера 56. Задний фронт этого импульса задержан на длительность, определяемую элементом 14 задержки по отношени о к сигналу срабатывания любого из ком- 55 napatopoB преобразователя 4. В даль- нейщем изменение состояния триггера 28 может осуществляться только по счетному входу.

В режиме Исходное положение осу-50 ществляется блокирование дешифраторов 9 и 24 нуля нулевым уровнем с выхода триггера 29. Этим обеспечивается предотвраще1ше ложного срабатывания триггеров 11 и 28 но нулевьм кодам 55 счетчиков 6 и 26. После того, как в режиме Интегрирование на выходе 40 преобразователя 4 будет сформирован

35

9310

импульс, триггер 29 установится в единичное состояние по установочному входу, что приводит к снятию блокировки работы дешифраторов 9 и 24 нуля.

Формула изобретения

1. Устройство для интегрирования функций, содержащее блок выделения модуля, подключенньй входом к информационному входу устройства и первому входу знакового дискриминатора,

а выходом - к второму входу знакового дискриминатора и информационному входу аналого-цифрового преобразователя следящего типа, соединенного усталовочньм входом с первым выходом блока задания начальных значений, цифровым выходом - с информационным входом преобразователя код-частота, а выходом разностного сигнала - с аналоговым входом блока задания начальных значений, подключенного знаковым входом к выходу знакового дискриминатора и входу управления реверсом первого реверсивного счетчика, первым управляющим входом - к входу пачальной установки устройства, управляющему входу преобразователя код- уастота и первому входу первого элемента ШШ, вторым управляющим входом - к входу запуска устройства, информационным входом - к шине ввода кода начального значения, вторым выходом - к входу первого слагаемого .сумматора, а третьим выходом - к первому входу второго элемента ИЛИ, соед1П1енного вторым входом с выходом первого дешифратора нуля, а выходом - со счетным входом первого триггера, выход которого подключен к входу знакового разряда второго слагаемого сумматора, соединенного входами остальных разрядов второго слагаемого с цифровым выходом первого реверсивного счетчика,, а выходом - с цифровым выходом устройства и входом циф- роаналогового преобразователя, подключенного выходом к аналоговому выходу устройства, причем первый ре- , версивньш счетчик соединен счетным входом с выходом преобразователя код частота, а цифровым выходом - с информационным входом первого дешифратора нуля, о тличающее- с я тем, что, с целью повьщ1ения

.точности, в него введе1а1 два эле мента И, элемент задержки, второй реверсивный счетчик, генератор опорной частоты, второй и третий триггеры, второй и третий дешифраторы нуля и блок определения знака коррекции, подключенный первым входом к выходу знакового дискриминатора, вторым и третьим входами - к прямо- Nry и инверсному выходам знака кода приращения аналого-цифрового преобразователя следящего типа, а выходом - к входу управления реверсом вто.рого реверсивного счетчика и первому входу первого элемента И, соединенного вьгходом с единичным установочным входом второго триггера, вторьгм входом - с выходом второго элемента И, входом элемента задержки и единичным установочным входом третьего триггера, а третьим входом - с четвертым выходом, блока задания начальных значений, третий управляющий вход которого подключен к выходу элемента задержки, при этом второй элемент И соединен нср- вьП 1 входом с выходом число импульсного кода приращения а алого-цифро- вого преобразователя следяЕ;его ть па а вторым входом входом начальной установки устройства, при этом второй три1 гер подключен счетным входом к Бьгходу второго дешифратора нуля, а выходо г - к входу знакового разряда третьего слагаемого сум42993.12

матара, входы остальных разрядов которого Соединены с инфорйационны- ми входами второго дешифратора нуля н цифровым выходом второго реверсив- 5 ного счетчика, счетный вход которого подключен к выходу генератора опорной частоты, причем третий триггер соединен выходом с входом запуска генератора опорной частоты и 10 со стробирующими входами первого и второго дешифраторов нуля, а входом обнуления - с выходом первого элемента 11ПИ, второй вход которого подключен к выходу третьего дешифрато- 15 РЗ нуля, соединенного входами с цифровым выходом аналого-цифрового преобразователя следящего типа.

2. Устройство по п. 1, о т л и- ч а ю щ е е с я тем, что., блок 20 определения знака коррекции содержит два элемента Н, инвертор и элемент ИЛИ, выход которого является выходом блока определения знака коррекции, а входы элемента ИЛИ подклю- 25 чены к выходам элементов И, причем первьш элемент И соединен первым входом с первым входом блока опреде- ления знака н входом инвертора, подключенного вьгходом к первому 30 входу второго элемента И, а вторые входы первого и второго элементов соединены с третьим и вторым входами блока определения знака коррекции соответственно.

Фиг. I

Изобретение относится к автоматике и вычислительной технике. Принцип действия устройства основан на преобразовании входного аналогового сигнала в частоту следования импуль- сов с иснользованием промежуточного нреобразования в цифровой код, накоплении числа импульсов на интервале интегрирования и cy шpoвaнии иолу- ченного числа с кодом начального условия интегрирования. Б нроцессе работы аналого-цифровой преобразователь осуществляет ступенчатую аппро- ксимацшо аналогового сигнала с постоянным шагом квантования по уровню. На каждом участке аппроксимации значение цифрового кода, поступающего на вход преобразователя код-частота, пропорционально амплитуде входного сигнала на границе участка. Импульсы с. выхода преобразователя код-частота накапливаются в реверсивным счетчике. Для т шньшения ошибки, обусловленной кусочно-ступенчатой аппроксимацией интегральной суммы, и повышения точности интегрирования, в устройство введены второй ревер- сивньй счетчик, блок формирования зкана коррекции, два триггера, дешифраторы и логические элементы, что позволяет осуществить кусочно- лрп1ейну1о коррекцию результата интег.- рирования, зависящую как от полярности входного сигнала, так и от знака его изменения на участках аппроксимации. 1 з.п. ф-лы, 2 ил. I сл с N9 i4 Ю ;о 00

(f)L

(пм

ft} к

i9

Фиг. г

Редактор П. Коссен

Составитель С.. Казинов Техред Н.ГаПдощ

Заказ 3708/50Тиогзж 671rt

j-ираж 0/1Подписное

ВНИИШД Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. А/5

«-.иве.. .я.и,, ,,,„, т,

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Корректор О. Луговая