Многоканальный демодулятор Советский патент 1986 года по МПК H04L27/22 

входной сигнал сравнивается с новой оценкой, полученной на выходе ИК 8. Если результат сравнения положителен, то новая оценка записывается в ЯП 5, знак сигнала в 1-м триггере блока 12 остается неизменным, изменяется знак

Изобретение относится к технике связи и может быть использовано а истемах связи с многочисленными сиг- налами.при передаче дискретных сообщений.

Цель изобретения - повышение помехоустойчивости за счет Использования полной энергии посылки сигнала.

Hd чертеже изображена структу - ая электрическая схема предложенного демодулятора.

Многоканальный демодулятор содержит канальные блоки 1, решакмций блок 2, преобразователь 3 сигналов, блок 4 сравнения, ячейку 5 памяти, ключ 6, коррелятор 7, имитатор 8 канала, оперативный запоминающий блок 9, измеритель 10 параметров канала и считывающий блок 11.

При этом преобразователь 3 сигнало содержит распределительный блок 12, блок 13 канальных кодировщиков, блок 14 манипуляторов и сумматор 15.

Демодулятор работает следующим образом.

Входной сигнал поступает на входы канальных блоков 1, измерителя 10 параметров канала, измеряющего мощность сигнала, йриходящего по различным лучам, и оперативнбго запоминающего блока 9.

В аперативном запоминающем блоке 9 записьшаются отсчеты посылки сигнала, которые считываются на вход коррелятора 7 по принципу первый вошел - первый вьшел.

Результаты с выхода решающего блока 2 попадают на вход преобразователя 3 сигналов в распределительный блок 12, представляющий собой сдвиговый регистр, с каждого разряда которого сигнал может считьтаться как в первом так и в инверсном коде, в зависимости ОТ потенциала поступающего на управ

во 2-м триггере. Если результат срав нения отрицателен, то в ЯП 5 сохрани ется старое значение о ценки. 1-й триггер возвращается в исходное состояние, а в 2-м сигнал инвертируется. 1 ил.

0

5

5

0

ляющий вход данного разряда регистра. ,Далее сигнал через блок 13 канальных кодировщиков, блок 14 манипуляторов и сумматор 15 попадает на вход имитатора 8 .канала в виде совокуггностл отсчетов прлной посылки неискаженного сигнала, информационные параметры которой определены результатом на выходе решающего блока 2. Имитатор 8 канала представляет собой линию задержки, с отводами, коэффициенты передачи которых уста:навливаются измерителем 10 параметров канала по результатам измерения параметров многолучевого канала. Сигнал с выхода имитатора 8 канала, представляющий собой оценку искаженного принимаемого сигнала, поступает на второй вход коррелятора 7, где сравнивается с реальными искаженным сигналом, одновременно поступакмцим из оперативного запоминающего блока 9. Сигнал на выходе коррелятора 7 пропорциональный степени сходства реального входного сигнала и его оценки, полученной, на выходе рмитатора 8 канала, сравнивается блоком 4 сравнения с нулевым сигналом ячейки 5 памяти, после чего на выходе блока 4 сравнения формируется потенциал, разрешающий смену знака сигнала в первом триггере сдвигового регистра распределительного блока-12 и ключа 6 после чего сигнал с выхода коррелятора 7 записывается в ячейку 5 памяти.

На втором цикле работы демодуля- тора в корреляторе 7 реальный входной сигнал сравнивается с новой оценкой, полученной на выходе имитатора 8 канала. Если результат сравнения новой оценки со старой положителен, т.е. новая оценка лучше коррелирована с входным сигналом, чем старая, то новая оценка записьюается в ячейку 5 па3

мяти в распределительном блоке 12, знак сигнала в первом триггере сдвигового регистра окончательно остается измененным ,и изменяется знак сигнала во втором триггере сдвигового регистра. Если результат сравнения отрицателен, то в ячейке 5 памяти сохраняется старое значение оценки, первый триггер сдвигового регистра возвращается в исходное состояние,а во втором триггере сдвигового регистра сигнал инвертируется.

Общее число рабочих циклов на дли тельности посьшки соответствует числ каналов в многоканальном демодулятор

В конечном результате решение принимается в пользу максимально близкой по среднеквадратичному критерию оценки принимаемого сигнала на интервале полной посылки.

Формула изобретен ия

Многоканальный демодулятор, содержащий канальные блоки, выходы которых 25 блок манипуляторов-, блок канальных

параметров канала, вход которого соединен с объединенными входами канальных блоков и с входом операт ного запоминающего блока, выход ко торого подключен к первому входу коррелятора, выход которого соедин с первым входом блока сравнения и первым входом ключа, выход которог соединен с входом ячейки памяти, выход которого подключен к второму входу блока сравнения, выход которо го соединен с вторым входом ключа и первым входом преобразователя сигна лов, второй вход которого подключен 15 к выходу решающего блока, входы счи тывающего блока подключены к первым выходам преобразователя сигналов, второй выход которого соединен с пе вым входом имитатора канала, второй 20 вход которого подключен к выходу из мерителя параметров канала, выход имитатора канала соединен с вторым входом коррелятора, причем преобраз ватель сигналой содержит сумматор.

подключены к соответствующим входам решающего блока, при этом входы канальных блоков объединены и являются входом демодулятора, отличаю- щ и и с я тем, что, с целью повышения помехоустойчивости за счет использования полной энергии посылки сигнала, в него введены считьгоающий блок, преобразователь сигналов, имитатор канала, блок сравнения, ячейка памяти, ключ, коррелятор, оперативный запоминающий блок и измеритель

Редактор О.Головач Заказ 4024757

Составитель О.Геллер

Техред Л.Олейник Корректор Е.Сирохман

Тираж. 624 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

блок манипуляторов-, блок канальных

параметров канала, вход которого соединен с объединенными входами канальных блоков и с входом оперативного запоминающего блока, выход которого подключен к первому входу коррелятора, выход которого соединен с первым входом блока сравнения и первым входом ключа, выход которого соединен с входом ячейки памяти, выход которого подключен к второму входу блока сравнения, выход которого соединен с вторым входом ключа и первым входом преобразователя сигналов, второй вход которого подключен к выходу решающего блока, входы считывающего блока подключены к первым выходам преобразователя сигналов, второй выход которого соединен с первым входом имитатора канала, второй вход которого подключен к выходу измерителя параметров канала, выход имитатора канала соединен с вторым входом коррелятора, причем преобразователь сигналой содержит сумматор.

кодировщиков и распределительный блок,.выходы которого подключены к соответствуюпщм входам сумматора через последовательно соединенные блок канальных кодировщиков и блок манипуляторов, первый и второй входы распределительного блока являются соответственно первым и вторым входами преобразователя сигналов, первыми и вторым выходами которого являются

соответственно выходы распределительного блока и выход.сумматора.

Изобретение относится к технике связи. Повьппается помехоустойчивость за счет использования полной энергии посьшки сигнала. Сигнал поступает на .входы канальных блоков 1, измерителя параметров канала 10, измеряйщего мощность сигнала, приходящего по различным лучам и оператив но з апоминаю-: щего блока 9. В блоке 9 записьгоаются отсчеты посыпки сигнала, которые счи- тьгоаются на вход коррелятора (К) 7. Результаты с выхода решающего блока 2 попадают на преобразователь сигналов 3 в распределительный блок 12, представляющий собой сдвиговой регистр. Далее сигнал через блок канальных ко- дировщиков 13, блок манипуляторов 14 и сумматор 15 попадает на имитатор . канала (ИК) 8 в виде совокупности отсчетом полной посылки неискаженного сигнала. ИК 8 представляет собой линию задержки с отводами, козффициент передачи которых устанавливаются измерителем 10. Сигнал с ИК 8, представляющий собой оценку искаженного принимаемого сигнала, -поступает на 2-й вход К 7, где сравнивается с реальным искаженным сигналом, одновременно поступающим из блока 9. Сигнал сравнивается блоком сравнения 4 с нулевым сигналом ячейки памяти (ЯП) 5. После чего блок 4 формирует потенциал, разрешающий смену знака сигнала в 1-м триггере блока 12 и ключа 6.. Сигнал с К 7 записывается в ЯП 5. Во 2-м цикле работы в К 7 реальный с (Л to 4 Од