Устройство для сравнения двух @ -разрядных двоичных чисел Советский патент 1986 года по МПК G06F7/04 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в узлах управле-. ния и контроля.

Целью изобретения является повышение быстродействия устройства.

На чертеже представлена схема устройства.

Устройство содержит п входных элементов И-НЕ 1, п входных элементов ИЛИ-НЕ 2,- 2„, п-1 промежуточный элемент ИЛИ 3,,- 3,,, промежуточный элемент ИЛИ-НЕ 4, выходные элементы И-НЕ 5, И 6, ИЛИ-НЕ 7, входы разрядов первого 8,- 8„ и второго 9, - 9п чисе л, выходы Меньше 10, Больше 11 и Равно 12.

Устройство работает следующим образом.

На входы 8,- 8„ устройства поступают инверсные значения разрядов первого числа, на входы 9(- 9,- прямые значения разрядов второго числа, причем первый разряд является старшим. На выходах входных элементов И-НЕ 1j i-ro разряда (,2,.. п) сигнал логической единицы формируется, если в данном разряде (а - первое число, b - второе), а на выходах входных элементов ИЛИ-НЕ 2, i-ro разряда - есди в данном разряде .

Если а.,Ъ , то сигналы логической единицы будут на выходах элементов И-НЕ 1, и ИЛИ-НЕ 2,, и через все промежуточные элементы ИЛИ 3 - сигнал логической единицы поступит на все входы элемента И-НЕ 5, на выходе которого (и на выходе Меньше 10 устройства) будет логический нуль Логическая единица на выходе элемента 2, поступит на вход элемента ИЛИ-НЕ 4, и на ее выходе будет сигнал логического нуля, что приведет к формированию сигнала логического нуля на выходе элемента И 6 (и на выходе Равно 12 устройства). На выходе элемента ИЛИ-НЕ 7 (и на выходе Больше 11 устройства) будет логическая единица, указывающая, что А В,..

-Если а,сЬ ,тона выходах элемен fa И-НЕ 1| будет логический нуль, который приведет к установке на выходе элемента И-НЕ 5 (и на выходе 10 устройства) сигнала логической единицы; и сигнала логического нуля на выходе элемента И 6,. и на выходах

11 и 12 устройства, что означает, что .

Если во всех старших разрядах, вплоть до (j-l)-ro включительно

(,3,...п), зафиксировано равенство разрядов, то сигнал логической единицы с выходов элементов И-НЕ 1f- 1j., поступает (через элементы ИЛИ 3,- входы элементов И-НЕ 5

и И 6, не влияя на их состояние,

которое будет определяться соотношением более младших, начиная с j-ro разряда, аналогично вьштеприведенному .

Если А В, то на выходах всех элементов ШШ-НЕ 2|- сигнал логического нуля, что приведет к появлению сигнала логической единицы на выходе элемента ИЛИ-НЕ 4. Поскольку на выходах всех элементов И-НЕ 1,- Ij,- сигналы логической единицы, то сигнал логического нуля будет на выходе элемента И-НЕ 5 ( и выходе Меньше 10 устройства),

а на выходе элемента И 6 и на выходе Равно 12 устройства - сигнал логической единицы, указывающий, что А В.

30

Формула изобретения

Устройство для сравнения двух п- .разрядных двоичных чисел, содержащее п входных элементов И-НЕ, первый и второй входы i-ro элемента

И-НЕ, где ,2,...n являются входами i-x разрядов первого и второго сравниваемых чисел устройства соответственно, отличающееся, тем, что, с целью повышения

быстродействия, оно содержит п входных элементов ИЛИ-НЕ, п-1 элементов ИЛИ, элемент ИЛИ-НЕ, выходной элемент И, выходной элемент И-НЕ и вы- ходной элемент ИЛИ-НЕ, причем выход

первого входного элемента И-НЕ соединен с первыми входами выходного элемента И-НЕ и выходного элемента И, выходы которых являются соответственно выходом Меньше и Равно

устройства и соединены соответственно с первым и вторым входами выходного элемента И-НЕ, выход которого является выходом Больше, устройства выход j-ro входного элемента И-НЕ,

55 где j 2,3,...,п, соединен с первым входом (j-1)-ro элемента ИЛИ, выход которого соединен с j-ми входами выходных элементов И-НЕ и И,

312544664

выходы i-x разрядов первого и вто- динен с (+1)-м входом к-го элемен- рого сравниваемых чисел устройства та ИЛИ, где к i, i+1,...,п-1, и с соединены соответственно с первым i-м входом элемента ИЛИ-НЕ, выход и вторым входами i-ro входного эле- которого соединен с (п+1)-м входом мента ИЛИ-НЕ, выход которого сое- 5 выходного элемента И.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в узлах управления и контроля. Цель изобретения - повышение быстродействия. Устройство содержит п входных элементов И-НЕ, входных элементов ИЛИ-НЕ, (п-1) промежуточных элементов ИЛИ, промежуточный элемент ИЛИ-НЕ, выходные элемен- ты И-НЕ, И и ИЛИ-НЕ. На выходе i-ro (,2,...,п) входного, элемента И-НЕ 1; сигнал логической единицы формируется, если в данном разряде а,,., а на выходе i-ro входного элемента ИЛИ-НЕ 2;- если . Если в старшем из несовпавших разрядов , то логическая единица на всех входах выходного элемента И-НЕ 5, и на выходе Больше 11 устройства. Если а, , то на i-м входе выходного элемента И-НЕ - логический нуль на выходе этого элемента, и на выходе Меньше устройства - логическая единица. Если А В, то логическая единица на всех входах выходного элемента И и на выходе этого элемента и выходе Равно устройства. i (Л У1 4 9 ю