Устройство для выделения максимального из @ @ -разрядных чисел Советский патент 1987 года по МПК G06F7/02 

1 ,13

Изобретение относится к автоматике и вычислительной технике.

Цель изобретения - расширение функциональных возможностей за счет обеспечения сравнения чисел с учетом знаков.

На фиг.1 приведена схема предлагаемого устройства; на фиг,2 - схема блока анализа.

Устройство содержит элемент И-НЕ 1 режима, группу управляющих элементов И-НЕ 2(-2„, группы входных элементов ИЛИ - НЕ 3| , Зг , ...,3„,; 3,,

,ОП- 1 ПП 5 ,

f- mt - i - rnj группы ВХОДНЫХ элементов И 4, . 4-, / /1 / 2 л

т 1 2 т

4д,; группы элементов И 5, ,51,,. . . , с-г ц-i с-г . с-п-1 сп Егп , 1 T. - ,9 - гУ1

блоки анализа, группу элементо ИЛИ-НЕ результата, группу элементов 8,-8„, неравнозначности, элемент И/И-НЕ 9, элемент НЕ 10., выходную группу элементов ИЛИ 11,-1.1, две группы выходных элементов И 12,- 12п и 13,-13„, входы разрядов чисел i4;,T4j,...,14;; ...,14 ; 1 m И 0 1 -г m. причем входы являются знаковыми, вход 15 выбора режима, выходы разрядов максимального числа 16;,-16 ( - выход знакового разряда) адресные выходы I 7, -1 7.

Каждый блок 6 анализа содержит группу элементов ИЛИ 18,-18, группу элементов И 19,-19, , группу элементов И 20,-20„., информационные входы 21,-21„, управляющие входы 22,-22, информационные входы 23(- 23,„, адресный выход 24.

Устройство работает следующим образом.

На входы 14д-14| подаются значе- ния разрядов сравниваемых чисел (на входы - знаковые разряды, нулю соответствует знак плюс, единице - минус, на входы 14,- 14 - значения мантисс в прямом двоичном коде, первый разряд - младший), на вход 15 - сигнал выбора режима (нуль задает режим сравнения чисел по модулю, единица - сравнение чисел с учетом знаков).

В первом режиме нулевой сигнал на входе 15 определяет единичные сигналы на выходах элементов И-НЕ 1 и 2,-2„, что приводит к установке (через элементы И и ИЛИ, 5,-5) на информационных входах 2,

32

блоков 6,-6„ анализа значений разрядов мантисс сравниваемых чисел без изменений. Если младшие разряды некоторых сравниваемых чисел а равны

нулю, а других а, - единице, то на выходе элемента ИЛИ-НЕ 7, - нуль. При этом на выходе элементов ИЛИ 18, - единица, а на выходе злемен- тов ИЛИ 18, - нуль, что приведет к

закрыванию элементов И , 19, и 20,, так как к запрету анализа более старших разрядов тех чисел, первые разряды которых равны нулю. Если а , а ..., а„ О, то на

выходе элемента ИПИ-НЕ 7, и элементов ИЛИ 18, всех блоков 6 анализа - единица, а старшие разряды всех чисел будут анализироваться.

Старшие разряды анализируются

аналогично.

В результате на выходах элементов ИЛИ-НЕ 7, -7 формируется инверсный код мантиссы максимального числа, который инвертируется элементами

8,-8f неравнозначности (так как на их вторых входах - единица ) и поступает на выходы 16,-16. При этом на выходе 16д - нуль. Сигнал с адресных выходов 24 блоков 6 анализа, в

которых зафиксированы максимальные числа, поступают через элементы И 12,-12„ и ИЛИ 11,-11„ на адресные выходы 17,-Г/г,. Если все числа равны нулю, то на выходах всех элементов

ИЛИ-НЕ 11,-11 и и прямом выходе элемента И/И-НЕ 9 - единица, которая через элементы И 13,-13„ и ИЛИ II,- 11 поступает на адресные выходы 17,-17п.

Во втором режиме на входе 15 единица. Если среди сравниваемых чисел есть положительные, то на выходе элемента И-НЕ - единица, на

знаковом выходе 16 - нуль, и единицы на выходах элементов И-НЕ 2°, соответствующих положительным числам. Значения разрядов этих чисел через элементы И 4, и ИЛИ поступают на входы блоков 6 анализа. Сигналы на выходах элементов ИЛИ-НЕ

пЗ т Р TI / f / Э

j,-j и И , соответствующих отрицательным числам, равны нулю,, т.е. отрицательные числа заменяются нулем и поиск максимального таким образом происходит только среди положительных чисел аналогично изложенному.

Если все числа отрицательные, то на выходе элемента И-НЕ 1 - нуль.

31

на знаковом выходе 16 - единица (максимальное число отрицательно ), все элементы И А, -Д закрыты и значения разрядов, инвертируясь, проходят через элементы РШИ-НЕ и элементы ИЛИ 5,-5- на входы блоков анализа. В блоках анализа происходит выделение максимального кода среди инверсных кодов сравниваемых чисел, на выходах элементов ИЛИНЕ 7, -7 формируется прямой код мантиссы максимального из сравниваемых чисел, так как на вторых входах элементов 8,-8т неравнозначности - нуль то этот код без изменений поступает на выходы устройства. Сигналы на адресных выходах формируются аналогично.

Формула изобретения

Устройство для выделения максимального из п т-разрядных чисел, содержащее первую группу из п выходных элементов И, первую группу из m элементов ИЛИ, элемент НЕ, и п блоков анализа, каждый из которых содержит группу из т элементов ИЛИ и первую группу из (т-1) элементов И, причем i-и информационный вход j-ro блока анализа, где i l,2,,..,rh,j 1,2, ...,n, соединен с первым входом j-ro элемента ИЛИ i-го блока анализа, К-й информационный вход j-ro блока анализа, где К 2,3,...,т соединен с первым входом (К-1)-го элемента И первой группы j-ro блока анализа, выход этого элемента является К-м информационным выходом j-ro блока анализа, выход (K-l)-ro элемента ИЛИ j-ro блока анализа соединен с вторым входом К-го элемента И первой группы того же блока анализа, первый информационный вход j-ro блока анализа является первым информационным выходом того же блока анализа, выход первого элемента ИЛИ j-ro блока анализа соединен с третьим входом второго элемента И первой группы того же блока анализа, i-e управляю

щие входы всех блоков анализа объединены, отличающееся тем, что, с целью расширения функциональных возможностей за счет обеспечения сравнения чисел с учетом знаков, в него введены элемент И-НЕ режима, группа из п управляющих элементов И-НЕ, п групп из m входных

334

элементов ИЛИ-НЕ, п групп из m входных элементов И, (п-1) группа из m элементов ИЛИ, группа из элементов ИЛИ-НЕ результата, группа из m элементов неравнозначности, вторая группа из п выходных элементов п, группа из п выходных элементов ИЛИ, элемент п анализа, а в каждый блок анализа введена вторая группа из {т-2)-х

элементов И, причем вход выбора

режима устройства соединен с первыми входами всех управляющих элементов И-НЕ группы и с первым входом элемента.И-НЕ режима, выход которого

соединен с первыми входами всех входных элементов И и всех входных элементов ИЛИ-НЕ всех групп, первыми входами всех элементов неравнозначности, первым входом элемента И

анализа и входом элемента НЕ, выход которого является выходом знакового разряда максимального числа устройства, вход i-ro разряда мантиссы j-ro числа устройства соединен с

вторыми входами i-х входных элементов ИЛИ-НЕ и И j-и группы, выходы которых соединены соответственно с первым и вторым входами i-ro элемента ИЛИ j-и группы, выход которого

соединен с i-м информационным входом j-ro блока анализа, i-и информационный выход которого соединен с j-м входом i-ro элемента ИЛИ-НЕ результата, выход которого соединен с iми управляющими входами всех блоков анализа, (i+l)-M входом элемента анализа и вторым входом i-го элемента неравнозначности, выход которого является выходом i-то разряда Matiтиссы максимального числа устройства, инверсный и прямой выходы элемента И анализа соединены с первыми входами J-X выходных элементов И первой и второй групп соответственно,

выходы которых соединены соответственно с первым и вторым входами j-ro выходного элемента ИЛИ, выход которого является j-м адресным выходом

устройства, в j-м блоке анализа i-и управляющий вход блока анализа соединен с вторым входом i-го элемента ИЛИ, выход Е-ГО элемента КИИ, где I 2,3, . ...,(т-1), соединен с первым входом t-ro элемента И второй группы, выход первого элемента ИЛИ соединен с вторым входом первого элемента И второй группы, выход р-го элемента И второй группы, где р 1 , 2 ,. . . , (т-З),

5

соединен с третьим входом (р+2)-го элемента И первой группы и с вторым входом (р+1)-го элемента И второй группы, выход т-го элемента ИЛИ соединен с третьим входом (т-2)-го элемента И второй группы, выход которого является адресным выходом j-ro блока анализа и соединен с вторыми входами j-X выходных элементов И перФи9. I

143336

вой и второй групп, вход знакового разряда j-ro числа устройства соединен с (j+l)-M входом элемента И-НЕ режима и с вторым входом j-ro управ- 5 ляющего элемента И-НЕ группы, выход которого соединен с третьими входами всех входных элементов И j-й группы и с третьим входом j-ro выходного элемента И второй группы.

if

Составитель В.Горохов Редактор Ю.Середа Техред М.Ходанич Корректор И. Шулла

Заказ 2214/49 Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4

fput. 2

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - расширение функциональных возможностей за счет обеспечения сравнения чисел с учетом знаков. Устройство содержит :5лемент И-НЕ режима, п управляющих элементов И-НЕ, п групп по m входных элементов ИЛИ-НЕ, И и ИЛИ, m элементов ИЛИ-НЕ результата,, m элементов неравнозначности, элемент НЕ, элемент И/И-НЕ, 2п входных элементов И, п выходных элементов ИЛИ и п блоков анализа, содержащих каждый m элементов ИЛИ и 2т-3 элемен-. тов И. Сравниваемые числа поступашзт в прямом коде со знаковым разрядом. На входе выбора режима задается режим сравнения чисел с учетом знаков или сравнение чисел по модулю. На информационных выходах устройства формируется прямой код максимального числа со знаком, а на адресных выходах - сигнал об адресе максимального (максимальных) чисел. 2 ил. (Л с : с/о СлЭ