Устройство для отображения формы исследуемого сигнала Советский патент 1986 года по МПК G01D7/00 

Изобретение относится к информа- ционно-измерительной технике и. может быть использовано в устройствах индикации для отображения и визуального исследования формы разнообразных и в том числе непериодических сигналов в реальном масштабе времени.

Цель изобретения - расширение функциональных возможностей за счет оперативного отображения формы непериодических сигналов,

На чертеже представлена функциональная схема устройства.

Устройство содержит аналого-цифровой преобразователь 1, блок 2 памяти дешифратор 3, матричную индикаторну панель 4, распределитель 5 импульсов логический элемент

триггер о режима,

И-НЕ 7, второй счетчик 8 адреса, первый счетчик 9 числа отсчетов, делитель 10 тактовой частоты, переключатель 11.

Аналого-цифровой преобразователь предназначен дпя преобразования мгновенных значений аналогового сигнала в цифровой код и может быть типа Ф4222. Блок 2 памяти, предназначенный для запоминания текущих цифровы значений сигнала, хранения предыдущих и считывания их для последуищего преобразования и отображения, может быть выполнен на микросхемах типа КР 188РУ2А. Дешифратор 2 предназначен для преобразования цифрового кода в позиционный и выполнен на микросхемах серии 133. Матричная индикаторная панель, в качестве которой может быть использована газоразрядная индикаторная панель типа ИМГ-I, предназначена для получения визуального изображения формы исследуемого сигнала.

Распределитель 5 импульсов представляет собой двоично-десятичный счетчик, количество состояний которого равно числу вертикальных шин маричной индикаторной панели,, и может быть выполнен на микросхемах серии К155. Он предназначен для создания горизонтальной развертки на экране матричной индикаторной панели 4.

Триггер 6 режима выполнен в виде RS-триггера и предназначен дпя установки блока 2 памяти в режимы записи считывания информации. Логический элемент И-НЕ предназначен для блокировки тактового импульса в момент записи текущего значения сигнала в блок 2 памяти.

10

15

558612

Счетчик 8 адреса, предназначенный для формирования кода адреса блока 2 памяти, представляет собой двоичный счетчик, количество состояний которого равно количеству вертиг кальных шин матричной индикаторной панели.

Счетчик 9 числа отсчетов представляет собой двоичный счетчик, количество состояний которого равно количеству вертикальных шин матричной индикаторной панели. Делитель 10 тактовой частоты обеспечивает оптимальную частоту дискретизации исследуемого сигнала, при этом коэффициент деления выбирается таким, чтобы частота поступления дискретных значений сигнала была меньше тактовой частоты в N -кратное число раз, где М- количество вертикальных шин матричной индикаторной панели.

Триггер 6 режима, логический элемент И-НЕ 7, счетчик 8 адреса, счетчик 9 числа отсчетов и делитель 10 тактовой частоты могут быть выполнены также на микросхемах серии К155,

Устройство работает следующим образом.

При положении 1 переключателя 11 импульсы отсчетов поступают на вход запуска аналого-цифрового преобразователя I, который с частотой дискретизации преобразует текущие значения сигнала в цифровой код, поступающий затем на информационные входы блока 2 памяти. Одновременно происходит установка триггера 6 режима в состояние, соответствующее режиму записи, распределитель 5 импульсов устанав20

25

30

35

40

45

50

55

ливается в нулевое состояние, а в счетчик 8 адреса по входу предварительной установки записывается выходной код счетчика 9 числа отсчетов, состояние которого затем этим же импульсом изменяется на единицу. Запись кода текущего значения сигна- . ла производится тактовым импульсом по адресу, код которого поступает в teкyщий момент с выходов счетчика 8 на адресные входы блока 2 памяти. Следующий тактовьш импульс, пройдя через открытый погический элемент И-НЕ 7,устанавливает триггер 6 режима в состояние, соответствующее режиму считывания, при этом информация из блока 2 памяти поступает с тактовой частотой t через дешифратор 3 на горизонтальные шины индикаторной панели 4, на вертикальные шины которой синхронно поступают импульсы с выходов распределителя 5, создавая горизонтальную развертку. Нулевое состояние распределителя 5 импульсов в каждом цикле развертки соответствует считыванию вновь загщ- санного текущего значения. Таким образом, в интервале между тактами записи текущих значений сигнала на матричной индикаторной панели 4 высвечиваются последовательно как текущее значение, так и все предыдущие его значения.

Увеличение кода счетчика 9 числа отсчетов с каждым тактом записи на единицу с одновременной установкой распределителя 5 импульсов в нулево состояние позволяет осуществить пе- ремещение .изображения сигнала слева направо синхронно с частотой поступления его текущих дискретных значений.

Дня прекращения поступления текущих дискретных значений сигнала переключатель 11 ставится в положение 2, при этом на матричной панели 4 отображается информация, записанная в блок 2 памяти.

Формула изобретения

Устройство для отображения формы исследуемого сигнала, содержащее последовательно соединенные аналого- цифровой преобразователь, блок памяти и дешифратор, соединенный с гориРедактор В.Иванова Заказ 4809/40

Составитель А.Астахов Техред Л.Сердюкова

Корректор М

Тираж 705Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб. , д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4

0

5

зонтальными тинами матричной индикаторной панели, вертикальные шины которой связаны с выходами распределителя импульсов горизонтальной развертки, а также счетчик, делитель, триггер .и переключатель, отличающееся тем, что, с целью расширения функциональных возможностей за счет оперативного отображения формы непериодических сигналов, в него введены логический элемент И-НЕ и второй счетчик, причем вход делителя, являющийся тактовым входом устройства, соединен со счетньш входом распределителя импульсов горизонтальной развертки, входом второго счетчика, вторым входом логического элемента И-НЕ и тактовым входом блока памяти, адресные входы которого соединены с выходами второго счетчика, информационные входы которог о в свою очередь соединены с выходами пР-рвого счетчика, выход делителя соединен со средним выводом переклю- 5 чателя, один из крайних выводов которого соединен с входом запуска аналого-цифрового преобразователя, с первым входом триггера режима, с входом первого счетчика, с входом- предварительной установки кода второго счетчика, с входом установки нулевого состояния распределителя импульсов горизонтальной развертки и с первым входом логического элемента И-НЕ, выход которого соединен с вторым входом триггера, выход которого соединен с управляющим входом блока памяти.

0

O

Корректор М.Демчик.

Изобретение относится к информационно-измерительной технике и позволяет расширить функциональные возможности за счет оперативного отображения формы непериодических сигналов. Запись кода текущего значения сигнала производится тактовым импульсом по адресу, код которого поступает в текущий момент с выхода счетчика 8 на адресные входы блока 2 памяти. Следующий тактовый импульс, пройдя через логический элемент И-НЕ 7, устанавливает триггер 6 режима в состояние, соответствующее режиму считывания, при этом информация с блока 2 памяти поступает через дешифратор 3 на горизонтальные шины индикаторной панели 4, на вертикальные шины которой синхронно поступают импульсы С выходов распределителя 5, создавая горизонтальную развертку. Нулевое состояние распределителя 5 в каждом цикле развертки соответствует считыванию текущего значения сигнала, между тактами записи которого на индикаторе панели 4 высвечиваются как те сущие, так и все предыдущие значения сигнала. 1 ил. сл го ел ел 00 Од