Транзисторный ключ Советский патент 1986 года по МПК H03K17/60 

Изобретение относится к импульсной технике, может быть использовано для управляемого по программе подключения напряжения питания-к биполярным полупостоянным запоминающим устройствам и является усовершепствованием изобретения по авт. св. № 1211873,

Цель изобретения - улучшение коммутационных свойств транзисторного ключа путем увеличения скорости переключения и исключения напряжения на нагрузке при выключенном режиме.

На чертеже представлена принципиальная электрическая схема транзисторного ключа.

Транзисторный ключ содержит первый 1 и второй 2 транзисторы одной структуры, десять резисторов 3-12, первьм инвертор 13, первый 14 и второй 15 элементы И-НЕ, третий 16 и четвертый 17 транзисторы,другой структуры, второй инвертор 18, элемент И 19, причем эмиттер первого транзистора 1 подключен к шине 20 источника питания и первому вьгаоду первого резистора 3, второй вывод которого соединен с базой первого транзистора 1, коллектор которого через нагрузку 21 подключен к общей шине 22, коллектор второго транзистора 2 соединен с первым выводом второго резистора 4, а база подключена к первому выводу третьего резистора 5 и через четвертьп резистор 6 к-шине 20 .источника питания, второй вывод третьего резистора 5 соединен с выходом первого элемента И-НЕ 14, первый вход которого подключен к входной шине 23 и первому входу второго элемента И-НЕ 15, выход которого через пятый резистор 7 соединен с базой первого транзистора 1, эмиттер второго транзистора 2 подключен к шине 20 источника питания, второй вход первого элемента И-НЕ 14 соединен с выходом первого инвертора 13, вход которого подключен к первому выводу шестого резистора 8 и через седьмой резистор 9 к общей пине 22, второй вход второго элемента И-НЕ 15 соединён с коллектором первого транзистора 1 и вторыми выводами второго 4 и шестого 8 резисторов, первый 24 и второй 25 конденсаторы, первый вьтод первого конденсатора 24 подключен к коллектору первого транзистора 1, а второй вывод соединен с общей шиной 22 и первым выводом второго конденсатора 25, второй вывод которого подключен к эмиттеру первого транзистора 1, вход второго инвертора 18 подключен к входной шине 23, а выход соединен с первым входом элемента И 19

и через восьмой резистор 10 с базой третьего транзистора 16, коллектор которого через девятый резистор 11 соединен с коллекторами первого 1 и четвертого 17 транзисторов, база четвертого транзистора 17 через десятый резистор 12 соединена с выходом элемента И 19, второй вход которого подключен к выходу первого инвертора 13 при этом эмиттеры третьего 16 и чет-

5 вертого 17 транзисторов объединены и подключены к общей шине 22.

Транзисторный ключ работает следующим образом.

0 в исходном состоянии на входную шину 23 подается низкий уровень напряжения (логический ноль), который поступает на первые входы элементов И-НЕ 14 и 15, на выходах которых устанавливается высокий уровень напряжения. При этом транзисторы 1 и 2 закрыты и, следовательно, нагрузка 21 отключена от шины 20 источника питания. При отсутствии напряжения на нагрузке 21 на втором входе элемента И-НЕ 15 и входе первого инвертора 13 устанавливается уровень логического нуля, а на выходе инвертора 1 3 - уровень логической единицы,

5 который поступает на второй вход элемента И-НЕ 14 и второй вход элемента И 19. Кроме того, в исходном состоянии логический ноль с входной шины 23 подается на вход второго инвертора 18, с выхода которого уровень логической единицы поступает на первый вход элемента И 19. При этом через резистор 10 в базу транзистора

16протекает ток, открывающий тран зистор 16. В это время одновременно

на обоих входах элемента И 19 присутствуют уровни логической единицы, в результате чего на выходе элемента И 19 устанавливается уровень логи0 ческой единицы и через резистор 12 в базу транзистора 17 протекает ток, обеспечивающий открытое состояние транзистора 17. Открытый транзистор

17полностью шунтирует нагрузку 21

5 и исключает появление на ней какоголибо напряжения, так как тепловые токи закрытых транзисторов 1 и 2 протекают через открытый транзистор 17.. При поступлении на входную шину 23 высокого уровня напряжения на зы ходе инвертора 18 устанавливается ло гический ноль, который выключает транзистор 16 и устанавливает на выходе элемента И 19 также уровень логического нуля, в результате чего ток в базу транзистора 17 прекращается и он выключается. Наличие на входной шине 23 высокого уровня напряжения приводит к тому, что на обо их входах элемента И-НЕ 14 одновременно оказываются уровни логической единицы, в результате чего на выходе элемента И-НЕ 14 устанавливается низкий уровень напряжения, а состояние элемента И-НЕ 15 не изменяется, так .как на его втором входе сохраняется уровень логического нуля, поступа ющий с нагрузки 21. Появление на выходе элемента И-НЕ 14 низкого,уровня напряжения приводит к включению тран зистора 2, и через резистор 4 осуществляется предварительный заряд эквивалентной емкости нагрузки 21, По мере роста напряжения .на нагрузке 21 увеличивается и уровень напряжения на втором входе элемента И-НЕ 15, Когда напряжение на втором входе элемента И-НЕ .15 достигнет уровня на- пряжения, равного напряжению логической единицы, на обоих входах элемента И-НЕ 15 одновременно оказываются уровни логической единицы, в результате чего на выходе элемента И-НЕ 15 появляется низкий уровень напряжения который открьгоает транзистор 1, обеспечивающий дозаряд емкости нагрузки 21 и дальнейший рост напряжения на ней. После включения транзистора 1 напряжение в средней точке делителя напряжения, образованного резисторами 8 и 9, достигает такой величины, при которой на вход инвертора.13 начинает поступать уровень логической единицы а с выхода инвертора 13 на второй вход элемента И 19 - уровень логического- нуля, в результате чего на выхо. де элемента И-НЕ 14 появляется высокий уровень напряжения, который выключает транзистор 2. При этом состо яние транзистора 1 не изменяется, он остается включенным и обеспечива- ВТ подключение нагрузки 21 к шине 20 источника питания на все время, в течение которого на входной шине 23 присутствует высокий уровень напряжения. При поступлении на входную шину 23 низкого уровня напряжения на выходе элемента И-НЕ 15 устанавливается высокий уровень напряжения, в результате чего транзистор 1 выключается и отключает нагрузку 2I от шины 20 источника питания (транзистор 2 остается выключенным). Поступающий с входной шины 23 на вход инвертора 18 низкий уровень напряжения приводит к появлению на выходе инвертора 18 уровня логической единицы и включению транзистора 16. Несмотря на то, что в это время на первом входе элемента И 19 присутствует логическая единица, элемент И 19 выключен (на его выходе логический ноль), так как на его втором входе сохраняется уровень логического нуля с выхода инвертора 13, обусловленный тем, что на входе инвертора 13 присутствует высокий уровень напряжения от еще неразряженной эквивалентной емкости нагрузки 21. При этом транзистор 17 выключен. Включившийся транзистор 16 осуществляет -предварительный разряд эквивалентной емкости нагрузки 21 через резистор 11 . По мере спада напряжения на нагрузке 21 уменьшается напряжение и в средней точке делителя напряжения, образованного резисторами В и 9. Когда напряжение в средней точк;е делителя достигнет уровня логиыеского . ; нуля, с выхода инвертора 13 на вто-, рой вход элемента И 19 начинает поступать уровень логической единицы. С этого момента времени на обоих входах элемента И 19 одновременно оказываются уровни логической единицы, в результате чего транзистор 17 переходит во включенное состояние и обеспечивает доразряд емкости нагрузки 21 и в дальнейшем полное шунтирование нагрузки (шунтирование тепловых токов и токов утечки транзисторов 1 и 2). В предлагаемом транзисторном ключе в первый момент вьпшючения разряд эквивалентной емкости нагрузки 21 осуществляется через открытый транзистор 16 и резистор 11. Резистор 11 ключе выбирается из условий максиально допустимого тока коллектора ранзистора 16 и допустимой постояной времени разряда эквивалентной емости нагрузки и исключает перегруз- ку транзистора 16 по току при любом значении эквивалентной емкости нагрузки 21, (Как правило, с целью сим метрирования постоянных времени заряда и разряда эквивалентной емкости нагрузки 21, номиналы резисторов 4 и II целесообраяно выбирать равными.) Через резистор 11 осуществляется предварительный разряд емкости нагрузки до заданного напряжения, а окончательный ее разряд и полное шунтирование нагрузки осуществляются с помощью транзистора 17, в коллекторной цепи которого отсутствуют ограни.читальные элементы тока (так как это транзистор должен иметь минимальное остаточное напряжение между коллектором и эмиттером для более эффективного шунтирования нагрузки 21), При возникновении аварийной ситуации (например, при случайном попадании напряжения на отключенную от шины питания нагрузку) транзистор 17 а автоматически переходит в выключенное состояние, так как при этом на входе инвертора 13 мгновенно оказыва ется уровень логической единицы, а на его выходе - уровень логического нуля, который выключает элемент И 19 а. следовательно, и транзистор 7. По этому устройство защищено не только от больших разрядных токов емкости нагрузки, но и от аварийного попада,ния напряжения на отключенную нагруз ку (.последнее особенно важно, когда нагрузка является кабельной линией связи). Конденсаторы 24 и 25 позволяют ис ключить броски напряжения на втором ходе элемента И-НЕ 15, входе инвертора 13 и транзисторе I за счет компенсации индуктивности проводников, соединяющих транзисторный ключ с нагрузкой 2 и шиной 20 источника питания . Таким образом, транзисторный ключ обладает высокими ключевыми свойствами, так как обеспечивает более высокую скорость разряда эквивалентной емкости нагрузки и позволяет полнее отключать нагрузку от источника питания при вьжлючении. Формула изобретения Транзисторный ключ по авт. св. №1211873, отлич.ающийся тем, что, с целью улучшения коммутационных свойств, в него введены вось мой, девятый и десятый -резисторы, элемент И, третий и четвертый транзисторы другой структуры, второй инвертор, вход которого подключен к входной шине, а выход соединен с первым входом элемента И и через вось мой резистор с базой третьего транзистора, коллектор которого через девятьй резистор соединен с коллекторами первого и четвертого транзисторов, база четвертого транзистора через десятый резистор соединена с выходом элемента И, второй вход которого подключен к выходу первого инвертора, при этом эмиттеры третьего и четвертого транзистора обьединены и подключены к общей шине,