Многоканальное приемное устройство стартстопных телеграфных сигналов Советский патент 1986 года по МПК H04L25/40 

Изобретение относится к радиотехнике и может использоваться для приема и регистрации телеграфных сообщений в многоканальных линиях связи. Цель изобретения - упрощение уст ройства. На чертеже представлена структурная электрическая схема предложенного многоканального приемного устройства. Многоканальное приемное устройство стартстопных телеграфных сигналов содержит первый счетчик 1, задакиций генератор 2, общий элемент ИЛИ 3, блок 4 памяти, второй счетчик 5, эле мент запрета 6, блок 7 сравнения, де шифратор 8, каналы - 9 , каждый из которых состоит из элемента НЕ 10, циклового триггера 11, элемента И 12, регистра 13, первого и второго элементов ИЛИ 14, 15 и блока 16 выделения фронта. Устройство работает следующим образом. В исходном состоянии ячейки блока 4 памяти находятся в состоянии О. Первый счетчик 1 изменяет состояние при поступлении импульсов с задающего генератора 2, вьщает сигна лы на адресные входы блока 4 памяти и входы дешифратора 8. С другого выхода первого счетчика 1 импульс поступает на вход второго счетчика 5, выходы которого соединены с первыми входами блока 7 сравнения и через элемент запрета 6 с информационньми входамиблока 4. Выход блока 4 соеди нен с вторыми входами блока 7 сравне ния. В каждом канале 9 - 9и цикловой триггер 11 находится в нерабочем состоянии и запрещает pa6oty регистра 13, информационный вход которого соединен с информационным входом циклового триггера 11 и через элемент НЕ10 с входом устройства. Выход элемента И 12 соединен со счет ным входом регистра 13, его первый вход подключен к выходу блока 7 сравнения, его второй вход соединен . с выходом дешифратора 8. Выходной сигнал циклового триггера 11 через блок 16 выделения фронта, второй эле мент ИЛИ 15 и общий элемент ИЛИ 3 поступает на вход записи блока 4 памяти. Выход регистра 13 подключен к входу сброса циклового триггера 11 и через первый элемент ШШ 14 соединен с первым входом общего элемен172 та ИЛИ 3 и дополнительным входом элемента запрета 6, Если в момент прихода сигнала с выхода дешифратора 8 на информационном входе циклового триггера 11 единичная посылка (старт) он переходит в рабочее состояние. Выходной сигнал его через блок 16 выделения фронта, элемент ИЖ 15, общий элемент ИЛИ 3 поступает на вход записи блока 4 памяти и записьшает в него число, соответствующее состоянию второго счетчика 5, через открытый элемент запрета 6. При этом .выходной сигнал с блока 7 сравнения через открытый элемент И 12 соответствующего канала 9 - 9, записывает в регистр 13 входную информацию в инверсном коде. При появлении сигнала на выходе регистра 13 (стартовая посьтка) с его выходом выдается знак сообщения, после этого цикловой триггер 11 переходит в нерабочее состояние и запрещает работу регистра 13, . и череэ первьй элемент ШШ 14 закрывает элемент запрета 6, и через общий элемент ИЛИ 3 обнуляет ячейки памяти, соответствующие данному каналу. Задающий генератор 2 имеет частоту, равную f . целое число; число каналов 9 - . TO - длительность элементарной посылки. Запись числа, соответствующего времени поступления в канал перехода от стопа к старту, происходит неза1Я каждого канала, поэтому работа каналов будет происходить независимо, скорости передачи в каждом канале должны быть одинаковыми. Модуль второго счетчика 5 равен К; а первого счетчика 1 рав.ен П . . Формула изобретения Многоканальное приемное устройство стартстопных телеграфных сигналов, содержащее последовательно соединенные задающий генератор и первый счетчик, а в каждом канале - цикловой триггер, элемент И и регистр, отличающее ся тем, что, с целью упрощения устройства путем исключения из каналов оперативных запоминающих блоков, накопителей, блоков стробирования и формирователей стробирующих импульсов,.в него введены дешифратор, общий элемент ИЛИ и последовательно соединенные второй счетчик, элемент запрета, блок памяти, к второму входу которого подключен первый выход первого счетчика, и блок сравнения, к второму входу которого подключен выход второго счетчика, вход которого соединен с вторым выходом первого счетчика, первы выход которого подключен к входу дешифратора, при этом выход общего элемента ШШ соединен с третьим входом блока памяти, а в каждый канал введены два элемента Ш1И, блок выделения фронта и элемент НЕ, выход которого подключен к первым входам циклового триггера, выход которого соединен с входом блока выделения

фронта, и регистра, первый выход которого соединен с входами первого элемента ИЛИ и с вторым входом циклового триггера, выход которого подключен к второму входу регистра,третий вход которого соединен с выходом элемента И, первьш вход которого соединен с соответствующим выходом дешифратора и с третьим входом циклового триггера, причем выход первого элемента ШШ подключен к втор.ому входу элемента запрета и к одному входу общего элемента ИЛИ, другой вход которого соединен с выходом второго элемента ИЛИ, к входам которого подключен выход блока выделения фронта, входы элементов НЕ всех каналов являются входами устройства, выходами которого являются 5зторые входы регистров.