Ограничитель Советский патент 1986 года по МПК G06G7/25 

ГчЭ

О)

4

NU Изобретение откосится к ангшоговой вычислительной технике и радиотехнике и может быть использовано в различных устройствах радиоэлектроники, автоматики, вычислителькой тех Цель изобретения - повьппение быст родействия. На фиг. 1 представлена функционал нал схема ограничителя; на фиг. 2 вариант структурной схемы ограничителя, иллюстрируюцщй его выполнение на двухкаскадном операционном усили теле. Ограничитель (фиг. 1) содержит операгщонный усилитель 1 (ОУ) ,, ключевой транзистор 2, информащ-изнньш -:: -у iTijiMj liso/i; 4 )адания опорттого напряжения, выход 5 ограни чител на фиг, 2 изображегЕная мо,.ел двухкаскадного операдиониого усичптеля содержит УА-каскад усиле ; амшиггуды. Э11-эм5 ттерный повторитель. Первый 6 и второй 7 транзис оры входного дифференциального кас ., первый 8 и второй 9 трамзистор1 1 динамической нагрузки, генератор 10 тока. Огран -1читель работает след;/юв1им образом. В исходном состояютР при отсутст вии сигнала на входе 3 транзистор ОУ 1 закрыт, ключевой транзистор 2 открыт 5 так как на базе входного TpaHstiCTcpa ОУ присутствует огрица-TejibHoe напряжение входа 4 задания опорного напряжения, а на базе ключегзого транзистора 2 - нулевой поте гдаал. При этом функции взводного тра зистора операционного усилителя выполняет транзистор 2 и на выходе 5 ограничителя отслеживается нулевой потенциал. При появлении на информационном входе 3 ограничителя сигнала положительной поляржзсти с любой амплитудой либо сигнала отрицательной полярности с а1 1литудоЙ5 меньшей чем напряжение на шине опор ного напряжения, входной транзистор ОУ 1 остается в закрытом состоянии,, а транзистор 2 открывает ограничитель работает в линейном режиме, при чем напряжение на выходе 5 ра1зно 8ЫХ При появлении на входе 3 ограничителя входного напряжения отрип,71тельной полярности, равного напря44Q,, на вход1, 4 задания опоржению и ного напряжения, входной транзистор операционного усилителя открывается и на выходе 5 ограничителя отслеживается напряясение вьи on При дальнейшем росте входного нагфяжения в отрицательную сторону ключевой транзистор 2 закрывается, ограничитель переходит в режим ограни- . чения входного напряжения на уровне, равном Ugn . При на выходе ограничителя постоянно поддерживается напряжение и, . Быстродействие ограничителя определяется временем задержки, необходикым для переключения ограничителя из линейного режима пропускания вход ного сигнала в режим ограничения или, наоборот, из режима ограничения в режим пропускания,, Как показано ранее, в данном ограничителе для коммлтации в линейном режиме работы транзистор 2 подключается вместо входного транзистора ОУ 1, который выполняет свои функции в ОУ 1 в режиме ограничения входного сигнала. При этом остальные каскады ОУ не принимают участия в процессе комм,ута1щи. Поэтому времл задержки переключения для данного ограничителяt я t , время переключения транзистора , Таким образом, достигается положительный эффект за счет повышения быстродействия. К(5торое в три раза превьплает быстродействие известного устройства„ о б р е т е и Г я р м у j Ограничитель, содержагщгй операгшонный усилитель, г.а первом и втором транзисторах входного дифференциального каскада, базы которых являются соответственно прямым и инвертируюкдам входами операгионного усилителя, и ключевой транзистор, о т л и ч аю ш, и и с я тем, что, с целью упрордения и повышения быстродействия, эмиттер и коллектор ключевого транзистора подключены соответственно к эмиттеру и коллектору первого транзистора входного диффереН15- ального каскада опера1даонного усилителя, прямой и инвертирующий входы onepaujioHного усилителя подключены соответственно к входу задания опорного напряU8X

женин ограничителя и к выходу операiwoHHoro усилителя, соединенном с выходом ограничителя, база клю 1евого транзистора подключена к информционному входу ограничителя.

фиг. /

Изобретение относится к аналоговой вычислительной технике и радио технике и может быть использовано в различных устройствах радиоэлектроники, автоматики и вычислительной техники. Цель изобретения - повышение быстродействия. Повышение быстродействия достигается за счет подключения ключевого транзистора к входному дифференциальному каскаду операционного усилителя, что позволяет не учитывать время задержки переключения остальных каскадов операционного усилителя при переходе из ли(О нейного режима работы в режим ограничения . 2 ил. (Л