Регистр сдвига на МДП-транзисторах Советский патент 1986 года по МПК G11C19/00 

ND

05 СО

ю Изобретение относится к вычислительной технике. Цель изобретения - упрощение регистра сдвига и расширение области его применения iiyTeiM двунанра ;1енной передачи информации. На фиг.1 представлена схе.ма сдвига; на фиг.2 - схема одного из вариантов тактирования регистра сдвига; на фиг.З - временные диаграммы работы регистра сдвига, приведенного на фиг.2. Регистр сдвига на МДП-транзисторах (фиг.1) содержит ло ические элементы 1, каждый из которых состоит из нагрузочного 2 и нервого 3 и второго 4 коммутируюн1их ЛАДП-транзисторов р-типа, информационного 5 и третьего б и четвертого 7 коммутируюн1их МДП-транзисторов л-тина. На фиг.1 ноказаны также первая 8 и вторая 9 Н1ИНЫ питания, первый 10, второй 11 и третий 12 входы логического элемента, первый 13, второй 14 и третий 15 выходы логического элемента, первый 16, второй 17, третий 18 и четвертый 19 тактовые входы логического элемента, первый 20, второй 21 и третий 22 информационные входы и первый 23, второй 24 и третий 25 информационные выходы peiHCTpa сдвига. На фиг.2 приведена схема одного из вариантов тактирования регистра сдвига, па которой показапы восемь тактовых тин 2633,при этом тактовые входы 16-- 19 нечетных логических элементов соединены с 1пинами 26 29, а тактовые входы 16-19 четных логических эледментов - с пжнами 30-33 соответственно. На фиг.За приведена временная диаграмма работы регистра при сдвиге вправо. Здесь 34,35 сигналы на входах 20, 21 регистра, 36-43 - сигналы на тактовых тинах 26 33 соответственно, а 44, 45 и 46--48 сигналы на выходах 13, 14 первого и на выходах 13 - 15 второго логических элементов соответственно. На фиг.36 приведена временная диаграмма работы регистра при сдвиге влево. Здесь 49 -- сигнал на входе 22 регистра, 50-57 сигналы на тактовых шипах 26 33 соответственно, а 58 - 60 сигналы на выходах 14, 15 и 13 последнего и предпоследнего логических элементов соответственно. В каждом логическом элементе транзисторы 2 и 5 функционально образуют инвертор, а пары транзисторов 3, 6 и 4, 7 - ключи. Контакт ,8 подключен к 1пине питания + Е, а контакт 9 - к тине нулевого потенциала. Логическая единица соответствует напряжению -|-Е, а логический ноль - нулевому потенциалу. Ре истр сдвига работает следующим образом. В режиме сдвига вправо (фиг.За) на интервале времени Т1 открываются транзисторы 3, 6 нечетных логических элементов. Если на входы 20, 21 поступает логическая 12 0 единица, то открывается транзистор 5 первого логического элемента и на выходе 14 первого логического элемента устанавливается логический ноль. На интервале времени Т4 открыты транзисторы 3, 6 четных логических элементов, при этом открывается транзистор 2 второго логического элемента и на выходе 13 устанавливается логическая единица. На интервале времени Т5 открываются транзисторы 4, 7 четных логических элементов, на выходе 15 второго логического элемента устанавливается логическая единица, которая поступает на затворы транзисторов 2, 5 первого логического элемента. Таким образом инверторы второго и первого логических элементов на интервале Т5 образуют триггер. На интервале Т6 так же, как и на интервале ТЗ, закрыты транзисторы ключей всех логических элементов. При этом за счет сохранения заряда на затворах транзисторов 2 и 5 информация не теряется. В следующем периоде на интервале Т1 открыты транзисторы 3, 4, 6, 5 третьего логического элемента, а на интервале Т2 открыты транзисторы 2, 4 и 7 данного логического элемента. Нри этом на интервале Т2 инверторы третьего и второго логических элементов образуют триггер. На интервалах Т1 и Т2 данного периода с входов 20, 21 в первый логический элемент записывается следуюгций двоичный рязряд входной информации. Таким образом, на интервалах Т1, Т2 информация записывается в нечетнь 1е логические элементы, на интервале Т2 образуются триггеры на нечетных и предыдуплих четпых логических элементах, на интервалах Т4, Т5 информация записывается в четпые логические элементы, а на интервале Т5 образуются триггеры на четных и предыдущих нечетных логических элементах. Нри сдвиге в.тево регистр работает аналогично режиму сдвига вправо, с той лин1ь разницей, что на интервалах Т1, Т2 информация записывается в четные логические элементы, на интервале Т2 образуются триггеры на четных и последующих нечетных логических элементах, а на интервалах Т4, Т5 информация записывается в печетные логические элементы и на интервале Т5 образуются триггеры на нечетных и на последующих четных логических элементах. Предлагаемый регистр (фиг.1) может работать также в д|)угих режимах тактирования, например трехфазном. Формула изобретения Регистр сдвига на МДП-транзисторах, содержащий логические элементы, каждый из которых состоит из нагрузочного и первого и второго коммутирующих транзисторов р-типа и ин(юрмационного и третьего и четвертого коммутирующих транзисторов п-типа, причем в каждом логическом элементе истоки нагрузочного и информационного транзисторов нодключены соответственно к первой и второй 1нинам питания, сток второго коммутирующего транзистора соединен со стоком четвертого ком мутирующего транзистора, затвор нагрузочного транзистора соединен с затвором информационного транзистора и стоками нервого и третьего коммутирующих транзисторов, стоки нагрузочного и информационного транзисторов каждого логического элемента, кроме последнего, соединены соответственно с истоками нервого и третьего коммутирующих транзисторов последующего логического элемента, сток нагрузочного транзистора последнего логического элемента и исток первого коммутирующего транзистора первого логического элемента являются соответственно нервыми информацио 1ными выходом и входом регистра сдвига, затворы первого, третьего, второго и четвертого коммутирующих транзисторов каждого логического элемента являются тактовыми входами регистра сдвига, отличающийся тем, что, с це.пью упроп1ения регистра сдвига и распщрения области его применения нутем двунаправленной передачи информации, в каждом логическом элементе истоки второго и четвертого коммутирующих транзисторов соединены соответственно со стоками нагрузочного и информационного транзисторов, сток второго коммутируюп1.его транзистора каждо1о логического элемента, кроме первого, соединен с затворами нагрузочного транзистора предыдуп1его логического элемента, сток информационного транзистора пос.чеднего логического элемента и исток третьего коммутирующего транзистора первого логического э;1емента являются соответственно вторыми информационными выходом и входом регистра сдвига, стоки второго коммутирующего транзистора пос.1од1кмч) ло|-ическ()го элемс-нта и первого коммутирук)П1е1Ч) транзистора первого логического элемента яв.чяются С(К)Т1 етствеино третьими инф()рмац1К) выходом и входом регистра сдви1Ч1.

Изобретение относится к вычислительной технике и может быть использовано при построении реверсивных регистров на МДПтранзисторах. Целью изобретения является упрощение регистра и расширение области его применения за счет возможности двунаправленной передачи информации. Для достижения этой цели выход каждого из инверторов, составляющих регистр, через коммутирующие транзисторы соединен с входами последующего и предыдущего инверторов. При этом во время первого такта работы регистра образуются триггеры, состоящие из четного и последующего нечетного инверторов, а во время второго такта работы - из четного и предыдущего нечетного инверторов. 3 ил.

Ю

. ..//27

г5

ZZ

1-ый nepLfoff 2-ой f7epi/ad а