Устройство для сокращения избыточности информации Советский патент 1986 года по МПК G08C19/28 

Изобретение относится к телеметрии. Целью изобретения является повышение достоверности сокращенной информации . На чертеже представлена функциональная схема устройства. Схема включает блок 1 сравнения, выполненный на элементе 2 сравнения и пороговом элементе 3, формирователь 4 модели сигнала выполненный на аналого-и51фровом преобразователе 5, элементе 6 задержки, регистре 7 Памяти н цифроаналоговом преобразов:ателе 8, ключ 9 и блок 10 управления, выполненный на триггерах 11 и 12, элементах 13 и 14, И, элементах 15 и 16 задержки и формирователе 17 импульсов. Устройство работает следующим образом. Сигнал от датчика поступает на информационный вход устройства (на первый вход элемента 2 сравнения и вход преобразователя 5), на второй вход элемента 2 сравнения поступает сигнал с выхода преобразователя 8. Сигнал с выхода преобразователя 8 имеет амплитуду, соответствунлцую амплитуде последнего переданного существенного отсчета. При несовпадении амплитуд сигналов элемент 2 сравнения выдает сигнал несовпадения. По достижении сигналом с выхода элемента 2 величины, превышающей порог срабатывания порогового элемента 3 (порог срабатывания устанавливается исходя из требуемой погрешности апроксимащш измеряемого сигнала),, последний вьщает сигнал, который, прой ря через элемент 13 И, поступает на вход формирователя 17. Формировател 17 по переднему фронту сигнала высокого уровня, поступившего на его вхо формирует импульс, который с выхода формирователя 17-поступает на вход триггера 11, управляюищй вход преобразователя 5 и вход элемента 6 задержки. При этом на выходе триггера 11 устанавливается низкий нулевой по тенциал, запрещаюш 1Й прохождение си нала с выхода блока 1 через элемент 13 И, преобразователь 5 образует ам плитуду сигнала, действующего на ег информационном входе, в двоичный; код Цифровой сигнал с выхода преобразов теля 5 поступает на входы регистра памяти. Импульс, поступивший на вход элемента 6 задержки, через время задержки, достаточное для окончания цикла преобразования аналогового сигнала в цифровой в преобразователе 5, с выхода элемента 6 задержки поступает на управляющий вход регистра 7 и разрешает запись в него цифрового сигнала. Цифровой сигнал с выхода регистра 7 поступает на вход преобразователя 8, которьй преобразует его в аналоговый сигнал, амплитуда которого с заданной точностью соответствует амплитуде существенного отсчета сигнала датчика. Одновременно импульс с выхода элемента 6 задержки поступает на выход устройства (выдается команда об окончании интервала дискретизации) и на вход элемента 15 задержки. Импульс с выхода элемента 15 задержки поступает на входы триггеров 11 и 12. Триггер 11 устанавливается в исходное единичное состояние, а триггер 12 - в нулевое состояние. На выходе триггера 12, соединенном с входом элемента 13 И, устанавливается низкий (нулевой) потенциал, запрещающий прохождение сигнала от блока 1 через элемент 13 И до тех пор, пока не появится значение нового существенного отсчета. Одновременно на выходе триггера 12 соединенном с входом элемента 14 И, устанавливается высокий потенциал, который разрешает прохождение тактовых управляюш51Х импульсов через элемент 14 И. Первый тактовый импульс проходит через элемент 14 И на вход элемента 16 задержки, управляющий вход ключа 9 и выход устройства (признак считывания информации существенного отсчета). Ключ 9 открывается и сигнал с выхода преобразователя 8 вьщается на выход устройства. Тактовый импульс с выхода элемента 14 И, пройдя через элемент 16 задержки, устанавливает триггер 12 в исходное единичное состояние. После этого цикл работы устройства повторяется Таким образом, в регистре 7 записанная кодовая комбинация сигналов может храниться долго и уровень сигнала на выходе преобразователя 8 с течением времени не изменяется, что обеспечивает исключение ложных существенных отсчетов измеряемого параметра, фиксируемыу; прототипом, и

Изобретение относится к телеметрии и позволяет повысить достоверность сокращенной информации эа счет использования цифрового элемента памяти (регистра) существенных отсчетов. Устройство работает по алгоритму предсказателя нулевого порядка и содержит блок сравнения, формирователь модели сигнала, блок управления и ключ. Изобретение дополнительное к авт.св. № 1100634. 1 ил.