Устройство для сокращения избыточности информации Советский патент 1984 года по МПК G08C19/28 

теля модели сигнала, объединенные ключа являются соответственно первым вход элемента задержки и второй вход и вторым входами формирователя модевторого ключа и второй вход первого ли сигналаi

1100634

Ь УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ ИЗБЫТОЧНОСТИ ИНФОРМАЦИИ, содержащее блок сравнения, первый вход которого соединен с первым .входом устройства, второй- вход - с выходом формирователя модели сигнала, и ключ, выход которого является первым выходом устройства, отличающееся тем, что, с целью повышения точности устройства, в него введен блок управления, первый вьпсод которого соединен с первым входом формирователя модели сигнала, второй вход которого соединен с первым входом устройства, первый выход - с информационным входом ключа, второй выход - с вторым выходом устройства и первым входом блока управления, второй и третий выходы блока управления соединены соответственно с выходом блока сравнения и вторым входом устройства, второй выход блока управления соединен| с управляющим входом ключа и третьим выходом устройства. 2.Устройство по п. 1, о т л и чающееся тем, что блок управления содержит формирователь импульсов, триггеры, элементы И и элементы задержки, выход первого элемента И через формирователь импульсов соединен.с первым входом первого триггера, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым выходом второго триггера, второй выход второго триггера соединен с первым входом второго элемента И, выход которого соединен через первый элемент задержки с первым i входом второго триггера, вторые входы первого и второго триггеров объединены и подключены к выходу второго элемента задержки, вход второго эле- мента задержки, первый вход первого триггера и второй вход второго элемента И являются соответственно пер вым, вторым и тргётьим входами блока управления, выход формирователя импульсов и выход второго элемента И являются соответственно первым и вторым выходами блока управления. оэ 3.Устройство по п. 1, о т л и 00 чающееся тем, что формирователь модели сигнала содержит элемент памяти, элемент задержки и ключи, выход первого ключа соединен с входом элемента памяти, первый выход которого соединен с первым входом второго ключа, выход которого соединен с шиной нулевого потенциала, выход элемента задержки соединен с первым входом первого ключа, второй выход элемента памяти и выход элемента задержки являются соответственно первым и вторым выходами формирова

Изобретение относится к телемеханике, в частности к устройствам телеизмерения.

Известйо устройство для передачи информации, содержащее синхронизатор, выход которого соединен с управляющими входами блока сокращения избыточности, блока кодирования адреса и блока кодирования информации, выходблока сокращения избыточности соединён с информационными входами блоков кодирования адреса, кодирования информации и кодирования интервалов времени, выходы которьпс соед-инены с соответствующими входами блока кодирования кодовой группы, выход которого является выходом устр зйства С. . :

{Гаиболее близким по технической cyщнoctи к предложенному является адаптивное устройство для сокращения избыточности информации, содержащее блок сравнения, первый вход которого объединен с входом блока обработки и подключен ко входу устройства, выход блока обработки соединен с первым входом ключа и входом блока формирования модели сигнала первый выход которого соединен с вторым входом ключа и вторым входом блока сравнения, выход которого соединен с входом нуль-органа, выходы которого соединены соответственно с одним выходом устройства и третьим входом ключа, выход которого является другим выходом устройства 23,

. Недостаток прототипа состоит в том, что он не согласуется своей производительностью при высокой активности измеряемого сигнала с пропускной способностью устройств кодирования адреса, времени и значения измеренного существенного отсчета и при этом не обеспечивается высокая точность измерений, так как отсчеты, превышающие производительность

устройств кодирования, не только теряются, но и искажают работу устройств кодирования.

Цель изобретения - повышение точности устройства.

Поставленная цель достигается тем, что в устройство для сокращения избыточности информации, содержащее, блок сравнения, первый вход

которого соединен с первым входом устройства, второй вход - с выходом формирователя модели сигнала, и ключ, выход которого является первым выходом устройства, введен блок управления, первый выход которого соединен с первым входом формирователя модели сигнала, второй вход которого соединен с первьпм входом устройства, первый выход - с информационным входом ключа, второй выход - с вторым выходом устройства и первым входом блока управления, второй и третий входы блока управления соединены соответственно с выходом блока сравнения и вторым входом устройства, второй выход блока управления соединен с управляннцим входом ключа и третьим выходом устройства.

Кроме того, блок управления содержит формирователь импульсов, триггеры, элементы И и элементы задержки, выход первого элемента и через формирователь импульсов соединен с первым входом первого триггера, выход которого соединен с первым входом первого элемента И, второй вход которого соединен, с первым входом второго элемента И, выход которого соединен через первый элемент задержки с первым входом второго триггера, вторые входы первого и второго триггеров объединены и подключены к выходу второго элёмента задержки, вход второго элемента

задержки, первый вход первого триггера и второй вход второго элемента И являются соответственно первым. вторым и третьим входами блока упра ления, выход формирователя импульсо и выход второго элемента И являются соответственно первым и вторым выхо дами блока управления. , Формирователь модели сигнала содержит элемент памяти, элемент задержки и ключи, выход первого ключа соединен с входом элемента памяти, первый выход которого соединен с первьш входом второго ключа, выход которого Соединен с шиной нулевого потенциала, выход элемента задержки соединен с первым входом первого ключа, второй выход элемента памяти и выход элемента задержки являются соответственно первым и вторым выходами формирователя модел сигнала, объединенные вход второго ключа и второй вход, первого ключа являются соответственно первым и вторым входами Формирователя модели сигнала. . На чертеже приведена схема предлагаемого устройства. Устройство содержит блок 1 сравнения, состоящий из элемента 2 сравнения и пороговрго элемента 3, фop виlpoвaтeль 4 модели сигнала, содержащий элемент 5 памяти, ключи и 7 и элемент 8 задержки, блок 9 управления, содержащий триггеры 10 и 11, элементы И 12 и 13, элементы задержки 14 и 15, формирователь 16 импульсов и ключ 17 i Устройство для сокращения избыточности информации работает следую щим образом. Сигнал от датчика поступает на I сигнальный первый вход устройства (на первый вход элемента 2 сравнения и сигнальный вход-ключ а 7), на второй вход элемента 2 сравнения поступает сигнал с выхода элемента 5 памяти. Сигнал с выхода элемёп та 5 памяти имеет амплитуду (уровень) , соответствующую амплитуде последнего переданного существенног отсчета. При несовпадении (отличии амплитуд сигналов на входах элемента 2 сравнения) амплитуд сигналов с выхода датчика м с выхода элемента 5 памяти элемент 2 сравнения выдает сигнал несовпадения. По до1стиженйи сигналом с выхода элемента сравнения 2 величины, превышающе порог срабатьгаания порогового элеме та 3 (порог срабатывания устанавливается исходя из требуемой погрешности аппроксимации измеряемого сигнала) , последний вьщает сигнал, которьй, пройдя через элемент И 12, поступает на вход формирователя 16. Формирователь 16 по переднему фронту сигнала высокого уровня, поступившего на его вход, фгг мирует импульс, которь й с выхода формирователя 16 поступает на вход триггера 10, управляймций вход ключа 6 и вход эле мента задержки 8. При поступлении импульса на вход триггера 10 последний опрокидывается и на выходе триггера 1О, соединенном с входом элемента И 12, устанавливается низкий (нулевой) потенциал, тем самым обеспечивается запрещение прохождения сигнала с выхода блока 1 через элемент И 12. При поступлении импульса на управляющий вход ключа 6 последний открывается и элемент 5 памяти через ключ 6 сбрасьтается (например, конденсатор памяти разряжаешься). После сброса элемента 5 памяти с выхода элементу задержки 8 на управляющий вход ключа 7 поступает импульс, который открьюает ключ 7, и информация о текущем значении параметра записьюается в элемент 5 памяти (конденсатор памяти через открытый ключ заряжается до текущего значения измеряемого сигнала, т.е. до уровня Е(начения нового существенного ). Однов.ремен- но импульс с выхода элемента 8 задержки поступает на сигнальный выход устройства (вьщается команда на окончание интервала дискретизации) и на вход элемента 14 задержки. Импульс с выхода элемента задержки 14 поступает на входы т1 иггеров 10 и 11. Триггер 10 возвращается в исходное состояние, а триггер 11 опрокидывается. На выходе триггера 11, соединенном с входом элемента И 12, устанавливается низкий (нулевой) потенциал, тем самым запрещается прохождение сигнала от блока 1 через элемент И 12 до тех пор, пока значение нового существенного отсчета из устройства не будет считано в устройства кодирования. Одновременно на выходе триггера 11, соединенном с входом элемента И 13, устанавливается высокий потенциал, который разрешает прохожде.ние тактовых управляющих импульсов через элемент И 13. Первый тактовый управляющий импульс, поступивший на вход элемента И 13 после опроки