Устройство для сокращения избыточности информации Советский патент 1988 года по МПК G08C19/28 

(Л

4 IS5

ел

- СП О1

§ч

Изобретение относится к информационно-измерительной технике, может ис пользоваться в адаптивных телеметри- ческих системах и является усовершенствованием известного устройства по авт.св. № 1100634,

Цель изобретения расширение функциональных возможностей устройства путем обеспечения принудительного опроса измеряемого сигнала,

На чертеже представлена функциональная схема.устройства для сокращения избыточности информации.

После сброса элемента 5 памяти с вых да элемента 8 задержки на управляющий вход ключа 7 поступает импульс,который открьгоает ключ 7, и информация о тек

Устройство содержит блок 1 сравне- 15 щем значении параметра записьшается

ния, вьтолненный на элементе 2 сравнения и пороговом элементе 3, формирователь 4 модели сигнала, выполненный на элементе 5 памяти, втором б, первом 7 ключах и элементе 8 задержкиг 20 блок 9 управления, выполненньй на втором 10, перв.ом 1 триггерах, втором 12, первом 13 элементах И, втором 14, первом 15 элементах задержки, формирователе 16 импульсов, и ключ 25 17, Блок 9 управления дополнительно содержит элемент ИЛИ ,18 и третий элемент И 19.

Устройство работает следующим образом, 30

Сигнал от датчика поступает на информационный первый вход устройства (на первый вход элемента 2 сравнения информационный вход ключа 7) ,На второй вход элемента 2 сравнения поступает зс сигнал с выхода элемента 5 памяти, Сигнал с выхода .элемента 5 памяти име ет уровень, соответствующий уровню последнего переданного суще ственного отсяета При несовпадении 40 уровней сигналов с выхода датчика и выхода элемента 5 памяти элемент 2 сравнения вьщает сигнал несовпадения. При достижении сигналом с выхода элеа элемент 5 памяти (конденсатор памя ти через открытый ключ 7 заряжается до текущего значения измеряемого сиг нала) , Одновременно импульс с выхода элемента 8 задержки поступает на второй выход устройства (выдается ко ман,да окончания интервала дискретиза ции) и на вход элемента 14 задержки. Импульс с выхода элемента 14 задержк поступает на входы триггеров 10 и 11 Триггер 10 возвращается в исходное состояние, а триггер П опрокидывает ся, и на его выходе, соединенном с БХОД м элемента и 12, устанавливается, нулевой потенциал, тем самым запрещается прохождение сигнала от блока 1 через элемент И 12 до тех пор, пока значение нового существен ного отсчета не считано из устройств Одновременно на выходе триггера 11, соединенном с входом элемента И 13, устанавливается высокий потенциал, которьй разрешает прохождение такто - вых управляющих импульсов через элемент И 13,. Первый тактовый импульс, поступивший на вход элемента И 13 после опрокидывания триггера 11, про ходит, через элемент И 13 и поступает на вход элемента 15 задержки, управ-

мента 2 сравнения величины5 превышаю- ляющий вход ключа 17 и третий выход

устройства (признак считьюания инфор мации существенного отсчета). Ключ 1 открывается и сигнал с выхода элемен та 5.памяти выдается на выход устрой ства. Тактовый импульс с выхода элемента И 13, пройдя через элемент 15 задержки, устаршвливает триггер 1 в исходное состояние.

щей порог срабатьшания порогового элемента 3 (порог срабатьшания устанавливается исходя из требуемой по грещности аппроксимации измеряемого сигнала), последний выдает сигнал, который, пройдя через элемент И 2, поступает на вход формирователя 16. Последний по переднему фронту сигнала высокого уровня, поступившего на его вход, формирует импульс, который через элемент ИЛИ 18 поступает на вход триггера 10, управляющий вход ключа 6 и вход элемента 8 задержки. При поступлении импульса на вход триггера 10 на его выходе устанавливается нулевой потенциал, обеспечивающий запрещение, прохождения сигнала с выхода блока 1 через элемент И 12, При . туплении импульса на управляющий вход ключа 6 последний открьшается и элемент 5 памяти через ключ 6 сбрасьша- ется (например, конденсатор памяти разряжается).

После сброса элемента 5 памяти с выхода элемента 8 задержки на управляющий вход ключа 7 поступает импульс,который открьгоает ключ 7, и информация о текущем значении параметра записьшается

а элемент 5 памяти (конденсатор памя- ти через открытый ключ 7 заряжается до текущего значения измеряемого сигнала) , Одновременно импульс с выхода элемента 8 задержки поступает на второй выход устройства (выдается ко ман,да окончания интервала дискретизации) и на вход элемента 14 задержки. Импульс с выхода элемента 14 задержки поступает на входы триггеров 10 и 11, Триггер 10 возвращается в исходное состояние, а триггер П опрокидывается, и на его выходе, соединенном с БХОД м элемента и 12, устанавливается, нулевой потенциал, тем самым запрещается прохождение сигнала от блока 1 через элемент И 12 до тех пор, пока значение нового существен ного отсчета не считано из устройства Одновременно на выходе триггера 11, соединенном с входом элемента И 13, устанавливается высокий потенциал, которьй разрешает прохождение такто - вых управляющих импульсов через элеi мент И 13,. Первый тактовый импульс, поступивший на вход элемента И 13 после опрокидывания триггера 11, проходит, через элемент И 13 и поступает на вход элемента 15 задержки, управ-

ляющий вход ключа 17 и третий выход

устройства (признак считьюания информации существенного отсчета). Ключ 17 открывается и сигнал с выхода элемента 5.памяти выдается на выход устройства. Тактовый импульс с выхода эле мента И 13, пройдя через элемент 15 задержки, устаршвливает триггер 1 в исходное состояние.

После этого цикл работы устройства повторяется.

При необходимости получения от устройства дополнительных выборок измеряемого сигнала па третий вход элемента И 9 ПОДЛН1Т импульсы опроса.

Импульс опроса с выхода элемента И 19 проходит через элемент ИЛИ 18 и поступает на вход триггера 10, управляющий вход ключа 6 и вход элемента 8 задержки. Под действием этого импульса триггер 10 опрокидьшается и на его выходе устанавливается нулевой потенциал, тем самым обеспечивается запрещение прохождения сигнала с ВЫХОда блока 1 через элемент И 12 и с третьего входа устройства через зле-, мент И 19, Импульс, поступивший на управляющий вход ключа 6, открьшает его и элемент 5 памяти через ключ 6 сбрасывается. После сброса элемента 5 памяти с выхода элемента 8 задерж ки на управляющий вход ключа 7 поступает импульс, который открьшает ключ

После этого цикл работы устройства повторяется.

Изменяя частоту импульсов опроса, подаваемых на третий вход устройства, можно регулировать частоту опросов измеряемого параметра. Максимальная возможная частота полученных выборок соответствует частоте тактовых им пульсов, поступающих на второй вход устройства. Формула изобретения

1, Устройство для -сокращения избыточности информации по авт.св. № 1100634, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения принудительного опроса измеряемого сигнала, блок управления

Изобретение относится к телемеханике и может использоваться для сокращения избыточности информации в адаптивных телеметрических системах. Изобретение позволяет расширить функциональные возможности устройства путем обеспечения принудительного опроса измеряемого сигнала. Устройство содержит блок 1 сравнения, выполненный на элементе 2 сравнения и пороговом элементе 3, формирователь 4 модели сигнала, выполненный на элементе 5 памяти, ключах 6,7 и элементе 8 задержки, блок 9 управления, выполненный на триггерах 10,11, элементах И 12,13,19, элементах 14,15 задержки, формирователе 16 импульсов и элементе ИЛИ 18, и ключ 17. 1 з.п. , 1 ил.

7, и информация о текущем значении па-20 снабжен четвертым входом, который

раметра записывается в элемент 5 памяти. Одновременно импульс с выхода элемента 8 задержки поступает на второй выход устройства и на вход элемента 1.4 задержки, С выхода последнего импульс поступает на входы триггеров 10 и 11. Триггер 10 возвращается в исходное состояние, а триггер 11 опрокидьшается и на его

является третьим входом устройства

35

вого триггера соединен л первьши входами второго и третьего элементов И, выход второго элемента задержки соединен с вторым входом первого триггера и первым входом второго триггера, выход которого соединен с вторыми входами второго и третьего элементов И, выход второго элемента И соединен через формирователь импульсов с первьи

выходе, соединенном с входами элемен-JQ первого -элемента И, второй выход пер- тов И 12 и 19, устанавливается нулевой потенциал тем самым запрещается прохождение сигнала от блока 1 через элемент И 12 и с третьего входа устройства через элементы 19 и 18 до о тех пор, пока зна чение отсчета из устройства не считано. Одновременно на выходе триггера 11, соединенном с входом элемента И 13, устанавливается высокий потенциал, которьй разрешает дд входом элемента ИЛИ, выход третьего прохождение тактовых импульсов через элемента И соединен с вторым входом элемент И 13. Первый тактовый импульс элемента ИЛИ, выход элемента ИЛИ поступивший на вход элемента И 13, соединен с вторым входом второго триг- после опрокидьшания триггера Г1 про- гера и является первым выходом блока ходит через элемент И 13 и поступает j управления, выход первого элемента И на вход элемента 15 задержки, управ- соединен с входом первого элемента за- ляющий вход ключа 17 и третий выход устройства. Ключ 7 открывается и сигнал с выхода элемента 5 памяти выдается на выход устройства. Тактовый импульс с выхода элемента И 13, пройдя через элемент 15 задержки, устанавливает триггер 11 в исходное состояние.

держки и является вторым выходом бло ка управления, вход второго элемента задержки, третий вход второго элемента И, второй вход первого элемента И и третий вход третьего элемента И являются соответственно первым, вторым, третьим; и четвертым входами блока управления.

является третьим входом устройства.

вого триггера соединен л первьши входами второго и третьего элементов И, выход второго элемента задержки соединен с вторым входом первого триггера и первым входом второго триггера, выход которого соединен с вторыми входами второго и третьего элементов И, выход второго элемента И соединен через формирователь импульсов с первьи

первого -элемента И, второй выход пер- входом элемента ИЛИ, выход третьего элемента И соединен с вторым входом элемента ИЛИ, выход элемента ИЛИ соединен с вторым входом второго триг- гера и является первым выходом блока управления, выход первого элемента И соединен с входом первого элемента за-

первого -элемента И, второй выход пер- входом элемента ИЛИ, выход третьего элемента И соединен с вторым входом элемента ИЛИ, выход элемента ИЛИ соединен с вторым входом второго триг- гера и является первым выходом блока управления, выход первого элемента И соединен с входом первого элемента за-

держки и является вторым выходом бло ка управления, вход второго элемента задержки, третий вход второго элемента И, второй вход первого элемента И и третий вход третьего элемента И являются соответственно первым, вторым, третьим; и четвертым входами блока управления.