Устройство для коррекции геометрических и яркостных искажений телевизионного изображения Советский патент 1987 года по МПК H04N9/64 H04N5/14 

10

15

20

,-25

11282359

Изобретение относится к технике телевидения и может быть использовано для коррекции геометрических и яр- костных иcкaжeнIiй телевизионного изображения.

Цель изобретения - повьшение точности коррекции.

На чертеже представлена структурная электрическая схема устройства для коррекции геометрических и яр- костных искажений телевизионного изображения ,

Устройство для коррекции геометрических и яркостных искажений телевизионного изображения содержит цифро- аналоговый преобразователь 1, операционный усилитель 2, первьй сумматор 3, усилитель А, интегратор 5, первый блок 6 памяти, первый счетчик 7, второй счетчик 8, третий счетчик 9, управляемый генератор 10 импульсов, дешифратор И, второй 12 и третий 13 блоки памяти, второй сумматор 14.

Устройство для коррекции геометри ческих и яркостных искажений телевизионного изображения работает следующим образом.

На информационные входы первого 6 и второго 12 блоков памяти поступают и соответственно заносятся значения сигнала коррекции в опорных точках (точках настройки) и значения разностей между значениями сигнала коррекции в вертикальном направлении, полученные в результате настройки совмещения растров или в результате настройки сигналов коррекции неравномерности видеосигнала в белом (черном) изображении в опорных точках растра. Число таких точек на активной части растра принимается равным 13 X 14, а всего их 16 х 16 (с учетом обратного хода по строке и по кадру).

Если считывать эти значения из блока 6 памяти в такт с телевизионной разверткой, то формируется сигнал коррекции ступенчатого вида, где при переходе от одной зоны к другой происходит скачок сигнала коррекции. Для формирования промежуточных значений сигнала коррекции, т.е. плавно изменяющегося сигнала коррекции, про30

35

40

45

50

часть интерполятора, состоящая из цифроаналогового преобразователя 1, операционного усилителя 2, первого сумматора 3, усилителя 4 и интегратора 5.

При поступлении сигнала из первого блока 6 памяти через второй сумматор 14 цифрового сигнала .коррекции в цифроаналоговый преобразователь на его выходе появляется ступенчатый сигнал коррекции, который проходит через операционный усилитель 2, пер- вьш сумматор 3, усилитель 4 и интегратор 5 и прикладывается к входу первого сумматора 3 в противофазе с сигналом, поступающим на другой вход первого сумматора 3. При возникновении скачка напряжения на выходе цифроаналогового преобразователя 1 на выходе первого сумматора 3 формируется сигнал, который через усилитель 4 Прикладывается ко входу интегратора 5. В зависимости от знака этого сигнала выходное напряжение на его выходе начинает увеличиваться или уменьшаться. Постоянная времени интегратора 5 выбирается такой, чтобы время интегрирования бьшо равным длительности интервала от скачка до скачка сигнала, т.е. времени прохождения развертки от одной опорной точ ки до другой.

Так осуществляется интерполяция значелий корректирующего сигнала в горизонтальном направлении,-т.е. строки. Вертикальная интерполяция, т.е. формирование промежуточных значений корректирующего сигнала в кадровом направлении, осуществляется с помощью второго 12 и третьего 13 блоков памяти.

Это Происходит следующим образом. С началом очередной зонь в вертикальном направлении второй счетчик 8 из- меняет код на своем выходе и тем .самым изменяет адрес обращения к первому 6 и второму 12 блокам памяти. Из блока 6 памяти во второй сумматор 14 поступает новое значение сигнала коррекции, а из второго блока 12 памяти в третий блок. 13 памяти поступает новое значение старших разрядов адреса, по которому интерполятор обращается к новому ряду интерполирующих значеизводится двумерная интерполяция про-55 нйй, изменяемых от строки к строке в

межуточных значений. Одномерную ин-соответствии с изменением младпих

терполяцию вдоль по строке при пере-.разрядов адреса изменяющихся по мере

ходе от зоны к зоне осуществляетпоступления строчных синхроимпульсов

10

15

20

25

30

35

40

45

50

часть интерполятора, состоящая из цифроаналогового преобразователя 1, операционного усилителя 2, первого сумматора 3, усилителя 4 и интегратора 5.

При поступлении сигнала из первого блока 6 памяти через второй сумматор 14 цифрового сигнала .коррекции в цифроаналоговый преобразователь на его выходе появляется ступенчатый сигнал коррекции, который проходит через операционный усилитель 2, пер- вьш сумматор 3, усилитель 4 и интегратор 5 и прикладывается к входу первого сумматора 3 в противофазе с сигналом, поступающим на другой вход первого сумматора 3. При возникновении скачка напряжения на выходе цифроаналогового преобразователя 1 на выходе первого сумматора 3 формируется сигнал, который через усилитель 4 Прикладывается ко входу интегратора 5. В зависимости от знака этого сигнала выходное напряжение на его выходе начинает увеличиваться или уменьшаться. Постоянная времени интегратора 5 выбирается такой, чтобы время интегрирования бьшо равным длительности интервала от скачка до скачка сигнала, т.е. времени прохождения развертки от одной опорной точ ки до другой.

Так осуществляется интерполяция значелий корректирующего сигнала в горизонтальном направлении,-т.е. строки. Вертикальная интерполяция, т.е. формирование промежуточных значений корректирующего сигнала в кадровом направлении, осуществляется с помощью второго 12 и третьего 13 блоков памяти.

Это Происходит следующим образом. С началом очередной зонь в вертикальном направлении второй счетчик 8 из- меняет код на своем выходе и тем .самым изменяет адрес обращения к первому 6 и второму 12 блокам памяти. Из блока 6 памяти во второй сумматор 14 поступает новое значение сигнала коррекции, а из второго блока 12 памяти в третий блок. 13 памяти поступает новое значение старших разрядов адреса, по которому интерполятор обращается к новому ряду интерполирующих значе

в первый 7 счетчик. Например, при переходе к новой зоне из второго блока 12 памяти извлекается код старпшх разрядов 00001, Тогда по мере изменения номеров строк в зоне от О до 9 код младших разрядов будет меняться от 00000 до 10011 и из третьего блока 13 памяти будут извлекаться в порядке номеров строк следующие значения интерполирующего сигнала: с нулевой по четвертую строку - 0; с пятой по девятую строку - 1; с десятой по четырнадцатую строку - 2 и с пятнадцатой по девятнадцатую строку - 3. С выхода второго сумматора 14 в цифроаналоговый преобразователь 1 будут поступать интерполированные цифровые значения корректирующего сигнала,

При извлечении из второго блока 1 памяти разности значений, равной 20, значения интерполирующего сигнала с выхода блока 13 будут меняться на 1 каждую строку. При извлечении разности, равной, например 30, значения интерполирующего сигнала будут ме- мяться от строки к строке с нарастающим итогом, чередуясь. В четных строках добавка будет равна 1, а в нечетных - 2.

Поскольку Интерполятор двумерный, то адресация обращения к первому 6 и второму 12 блокам памяти изменяется не только при развертке изображе- ния по кадру, но я при развертке вдоль строки. Для этого предусмотрен третий счетхшк 9, формирующий.младши разряда адреса обращения к первому 6 и второму 12 блокам памяти и меняю- щий свой код по мере поступления импульсов от управляемого генератора 10

Управляемый генератор 10 вырабатывает 16 импульсов за время строки и фазируется с началом каждой строки . строчным синхроимпульсом, который также с началом каждой новой строки обнуляет третий счетчик 9, воздействуя на его вход сброса. Строчный синхроимпульс поступает и в первый счетчик 7, который считает строки в зоне в вертикальном направлении. Выход первого счетчика. 7 соединен с входом дешифратора 11, который при поступлении 20-й строки в зоне, вы- рабатьшает импульс, обнуляющий первый счетчик 7 и увеличивающий значение кода на выходе второго счетчика

5

О

5 О

0

8. Второй c4eT4iiK 8 обнуляется синхроимпульсом полей. Таким образом, при числе CTDOK в зоне, равном двадцати, формируется 15 зон по 20 строк и еще одна зона длительностью 12,5 . строк. Как показали эксперименталь--- ные исследования, это обеспечивает достаточное качество коррекции,

Формула изобретения

Устройство для коррекции геометрических и яркост В51х искажений телевизионного изображения, содержащее последовательно соединенные цифроанало- говы й преобразователь, операционный усилитель, выход которого соединен с входом обратной связи цифроаналого- вого преобразователя, первьш сумма тор, усилитель и интегратор, выход которого соединен с другим входом первого сумматора и является выходом устройства, а также первый блок памяти, отличающееся тем, что, с целью повышения точности коррекции, в него введены последовательно соединенные дешифратор и первый счетчик, выход которого соединен с входом дешифратора, последовательно соединенные второй счетчик, первый вход которого соединен с выходом дешифратора, а второй вход является входом синхроимпульсов полей, второй блок памяти, третий блок памяти и второй сумматор, второй вход которо- .го соединен с выходом первого блока памяти, третий вход соединен с выходом второго блока памяти, а выход соединен с входом цифроаналогового преобразователя, а также последовательно соединенные управляемый генератор импульсов и третий счетчик, другой вход которого объединен с входом управляемого генератора имп./льсов и с другим входом первого счетчика и является входом строчных синхроимпульсов, а выход соединен с вторым входом второго блока памяти, третий вход которого объединен с первым входом первого блока памяти и является информационным входом устройства дпя коррекции геометрических и яркостных искажений телевизионного изображения, при этом второй вход первого блока памяти соединен с выходом второго счетчика, а вход дешифратора объединен с вторым входом третьего блока памяти.

Изобретение обеспечивает повышение точности коррекции. В блок, памяти (БП) 6 заносятся значения сигнала коррекции (СК) в опорных точках, а в БП 12 - значения разностей между значениями СК в вертикальном направле нии. Опорных точек 16x16. Из БЛ 6 поступает СК ступенчатого вида. Для формирования плавно изменяющегося СК осуществляется двумерная интерполяция промежуточных значений..ОдномерВОЕОСл::: 5 f . : I i : ную интерполяцию по строке осуществляют ЦДЛ I, операционный усилитель 2, сумматор 3, ус -шитель 4 и интегратор 5, на выходе которого формируется результирующий СК. Вертикальная интерполяция осуществляется с помощью БЛ 12, 13, При этом счетчик 8, на который поступают импульсы с дешифратора II в начале каждой вертикальной зоны, формирует адрес обращения к БЛ 6, 12. Младшие разряды адреса обращения к БЛ 6 формирует счетчик 9, на который поступают импульсы с упраштяемого генератора 10 импульсов. Из БЛ 6 на сумматор 14 новые значения СК, а из БЛ 12 в БЛ 13 - новое значение старших разрядов адреса, по которому происходит обращение к новому ряду интерполирующих значений. Хлад- шие разряда адреса БП 13 поступают со счетчика 7, подсчитывагаи,его строч- i-jbie синхроимпульсы. 1 ил.