Синхронное счетное устройство Советский патент 1987 года по МПК H03K23/40 

Изо бретение относится к импульс-. ной технике и может быть использовано в многоразрядных делителях частоты, а конкретно в цифровых фазовращателях и измерителях временных интервалов (импульсных дальномерах),

Цель изобретения - увеличение быстродействия при сокращении числа каскадов,

Поставленная цель достигается за счет введения новых конструктив- ньгх признаков, которые позволяют формировать импульсы переноса практически одновремен ю (с точностью до времени задержки сигнала в D-триг гёрах) с приходом активного фронта тактового импульса по входной шине и за счет увеличения интервала времени, в котором возможно распространение переноса.

На фиг. 1 приведена функциональная схема двухкаскадного синхронного счетного устройства , на фиг, 2 - временные диаграммы работы двух;кас- кадного счетного устройства.

. Устройство содержит каскады 1 и 2 синхронного счетного устройства, счетчик 3, дешифратор 4, элемент 5 задержки, В-триггер 6, счетчик 7, элемент И-НЕ 8, D-триггер 9, входная шина 10.

На фиг. 2 обозначены временные диаграммы 11 и 24 соответственно сигналов на вкодной шине 10, на пер- вом-третьем выходах счетчика 3, на выходе дешифратора А на прямом выходе элемента 5 задержки, на прямом выходе В-триггера 6, (17, 18), на первом-третьем выходах счетчика 7; на инверсном выходе элемента 5 задержки, на выходе элемента И-НЕ 8 и на прямом выходе В триггера 9.

На фиг. 1 входная шина 10 соединена с тактовьми входами счетчика 3 и триггера 6; вькод элемента И-НЕ 8 соединен с инверсньм входом установки нуля и с D-входом D-триггера 9 тактовьй вход которого соединен с входной шиной 10; выходы счетчика 7 соединены с входами элемента И-НЕ 8, первьй и второй дополнительные входы которого соединены соответственно с инзерсн ым выходом D-триггера б и с инверсным выходом элемента 5 задержки, тактовьй вход счетчика 7 соединен с прямым выходом В-тр игера 6 5 выходы счетчика 3 соединены с входами десшфратора, выход которого

соединен с инверсным входом установки нуля D-триггера бис входом установки нуля элемента 5 задержки, тактовый вход и прямой выход которого соединены соответственно с входной шиной 10 и с D-входок D-триггера 6.

Устройство работает следующим образом.

Допустим, что переходом, вызывающим изменение состояния счетчиков 3 и 7., является переход от низкого уровня входного напряжения к высо- к ому.

По такому же переходу происходит сдвиг в элементе 5 задержки и фиксируется входное состояние в В тригге- рах 6 и 9. Установка нулевого состояния D-триггеров 6 и 9 и элемента 5 задержки осуществляется по низкому уровню управляющего напряжения, причем установка асинхронная и не зависит от состояния остальных входов D-триггеров 6 и 9 и.элемента 5 задержки.

Пусть в начальный момент времени счетчики 3 и 7 находятся в нулевом состоянии (цепи установки на фиг, 1 не показаны).

При поступлении непрерывной последовательности И1х пульсов по шине 10 на тактовьй вход счетчика 3 (диаграмма 11, фиг, 2) после поступления k-ro входного импульса счетчик 3 устанавливается в состояние, когда дешифратор 4, дешифрируя состояние его разрядных выходов (диаграммы 12, 13, 14 фиг. 2), вырабатывает нулевой потенциал. Этот сигнал (фиг. 2, диаграмма 15). поступает на установочные входы элемента 5 заде)жки и D-триггера 6, устанавливая их в нулевое состояние. При поступлении Кт1-го импульса по пллге 10 нулевое . выходное состояние элемента 5 задержки фиксируется в В-триггере 6, а на выходе дешифратора 4 устанавливается высокий потенциал, так как счетчик 3 изменил свое состояние (фиг. 2.

момент t, на диаграмме 15)

В результате последовательного воздействия импульсов по иине 10 на тактовьй вход элемента 5 задержки на его прямом выходе формируется по- ложительньй импульс (фиг. 2, диаграмма 16). После прихода N1-1-ro входного импульса по шине 10 в комент времени tj (Nf - объем счетчика 3) на

312

D-входе D-триггера 6 появляется высокий потенциал.

В результате этого при воздейст- ВИИ N1-ro импульса по шине 10 в момент времени t D-триггер 6 изменяет свое состояние на противоположное, формируя импульс переноса (фиг, 2, диаграмма 17) на вход следующего (второго) каскада. Изменение полярности сигнала на выходе триггера 6 с точностью до времени задержки в D-триггере 6 соответствует такому же изменению полярности входного сигнала по шине 10.

Импульс с прямого выхода триггера 6 -вызывает изменение состояния счетчика 7 второго каскада (фиг. 2, диаграммы 18-21). После поступления N2-1 импульсов с выхода триггера 6 (N2 - объем счетчика 7), счетчик 7

установится в состояние, при котором на его разрядных выходах появится высокий потенциал. Поэтому в момент времени после окончания действия импульса с прямого выхода триггера 6, с учетом воздействия импульсов с инверсного выхода элемента 5 задержки на выходе элемента И-НЕ 8 появцтся низкий потенциал, устанавливающий D-триггер 9 в нулевое состояние (фиг. 2, диаграммы 23 и 2-4).

После окончания действия импульса с инверсного выхода элемента 5 задержки, который снимается после

,окончания действия импульса по шине 10 (фиг. 5, момент времени tj), на выходе элемента И-НЕ 8 появится высокий потенциал, который фиксируетс в момент времени tg (соответствующий приходу тактового импульса по шине 10), и D-триггере 9, изменяя состояние последнего (фиг. 2 диаграмма 24) .

Таким образом, на прямом выходе триггера 9 активный (для следующего каскада) положительньй перепад происходит также с задержкой относительно активного фронта импульса по шине 10, равной задержке срабатывания триггера.9.

Последующие каскады работают аналогично.

Аналогично работает устройство, если дешифратор 4 представляет собой комбинационную схему, а элемент 5 задержки - регистр сдвига.

Максимальное количество каскадов можно оценить выражением

N1-1 1

&tj + ut, f,

5 О 20

25

30

35

45

0

где

f 15

;

,,,

ut ut 5

входная частота импульсов по шине 10;

задержка распространения сигнала в элементе И-НЕ 8 J задержка по входу установки нуля D-триггера. В этом случае дешифратор 4 дешифрирует первое после исходного состояния счетчика 3.

Формула изобретения

Синхронное счетное устройство, содержащее входную шину и п каскадов, каждый из которых содержит счетчик и D-триггер, входная шина соединена с тактовыми входами счетчика и D-триггера первого каскада, о т- личающееся тем, что, с целью увеличения быстродействия при сокращении количества каскадов, в первый каскад введены дешифратор и элемент задержки, а в каждый из остальных каскадов - элемент И-НЕ, выход которого соединен с инверсным входом установки нуля и с D-входом D-триггера, тактовьп вход которого соединен с входной шиной, выходы счетчика соединены с входами элемента И-НЕ, первьй и второй дополнительные входы которого соединены соответственно с инверсным выходом D-триггера предыдущего каскада и с :инверсным выходом элемента задержки первого каскада, тактовый вход счетчика соединен с прямым выходом D-триггера предьщущего каскада, в первом каскаде выходы счетчика соединены с входами дешифратора, выход которого соединен с инверсным входом установки нуля D-триггера и с входом установки нуля элемента задержки, так- товьй вход и прямой выход которого соединены соответственно с входной .шиной и с D-входом D-триггера.

(риг 2

Редактор И.Сегляник

Составитель С.Ранов Техред Н.Глушенко.

Заказ 7458/57

Тираж 899Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

.Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Корректор В.Бутяга

Изобретение относится к импульсной технике. Может быть использовано в многоразрядных делителях частоты, а конкретно в цифровых фазовращателях и измерителях временных интервалов (импульсных дальномерах). Цель изобретения - увеличение быстродействия при сокращении числа каскадов. Поставленная цель достигается введением в устройство дешифратора 4, линии задержки 5, элементов И-НЕ 8. Кроме того, устройство содержит счетчики 3, 7, D-триггеры 6, 9. За счет введения дешифратора 4, элемента задержки 5 и соответствующих связей импульсы переноса к следующим группам разрядов с точностью до времени задержки в D-триггерах соответствуют входным импульсам, что позволяет реализовать высокое быстродействие счетного устройства. 2 ил. с (Л puz. /