Устройство тактовой синхронизации регенератора Советский патент 1987 года по МПК H04L7/08 

Изобретение относится к радиотехнике и может быть использовано в телеграфной связи и передаче дан- ньпс для тактовой синхронизации регенераторов.

Цель изобретения - повьшение помехоустойчивости синхронизации.

На фиг.1 представлена структурная электрическая схема устройства тактовой синхронизации регенератора; на фиг.2 - структурные электрические схемы дешифратора, первого и второго блоков интеграторов фронтов и формирователя сигнала ч включения soHbij на фиг.З - структурная электрическая схема блока фазовой автоподстройки частоты.

Устройство тактовой синхронизации регенератора содержит опорньй генератор 1, блок компенсации 2 расхожде НИН частот, блок 3 фазовой автоподстройки частоты, выделитель фронтов 4, блок селекции 5, асинхронный интегральный приемник 6, блок коммутации 7, блок 8 исключения фронтов тактовых интервалов с дроблениями, ключ 9, формирователь 10 сигнала потери синхронизма, интегратор П, блок 12 управления скоростью фазирования, блок 13 управления зоной селекции, анализатор 14 преобладаний, блок i 5 вьщеления сигнала расфазировки, элемент ИЛИ I6, анализатор 17 фазового положения фронтов, дептфратор 18, первый блок 19 интеграторов фронтов, второй блок 20 интеграторов фронтов, формирователь 2 сигнала включения зоны.

Дешифратор 18 содержит блок R6-триггеров 22 и блок элементов И 23. .

Первьй блок интеграторов 19 фронтов содержит блок элементов И-НЕ 24, блок счетчиков 25, блок 26 элементов И-НЕ, блок 27 дифференцирующих цепей и блок элементов НЕ 28.

Второй блок интеграторов 20 фронтов содержит блок элементов И-НЕ 29, блок счетчиков 30.

Формирователь 21 сигнала включения зоны содержит блок элементов И-НЕ 31, элемент ИЛИ-НЕ 32, элемент НЕ 33.

Блок 3 фазовой автоподстройки частоты содержит коррекционный блок 34, основной делитель частоты 35, блок И5 -триггеров 36, блок 37 до

5

5

0

5

0

5

полнительньпс делителей частоты, фазовый дискриминатор 38.

Устройство тактовой синхронизации регенератора работает следующим образом.

В выделителе фронтов 4 (фиг.1) осуществляется дискретизация временного положения фронтов входного сигнала, для чего на опорный вход вьще- лителя фронтов 4 подается сигнал с второго выхода опорного генератора 1 . Выделенные фронты в синхронном режиме через блок коммутации 7 поступают на вход блока селекции 5. В указанном режиме блок селекции 5 осу- ществляет селекцию фронтов входного сигнала по-величине краевых искажений, т.е. на подстройку поступают лишь фронты, попавшие в зону селекции, которая подается на вход блока селекции 5 с выхода блока 3 фазовой автоподстройки (фиг.З).

В синхронном режиме в блоке 3 фа- зовой автоподстройки с помощью блока 12 управления скоростью, основу которого составляет RS -триггер, под воздействием сигнала с выхода интегратора 11 с переменной емкостью включается Большой коэффициент интегрирования импульсов под стройки, т.е. повышается инерционность синхронизации, что способствует достижению ее высокой помехоустойчивости .

Для исключения ложной имитации несинфаэного состояния устройства тактовой синхронизации регенератора используется блок 8 исключения фронтов. С его помощью в синхронном режиме на анализ состояния синхронизма через ключ 9 проходят лишь те фронты входного сигнала, в тактовых интервалах которого отсутствуют импульсы дробления. Этот принцип позволяет также не формировать ложные сигналы потери синхронизма при действии на информациоккьй вход устройства тактовой синхронизации регенератора импульсов шума, что особенно важно во время перестроек рабочих частот радиолинии.

В режиме поиска синфазного состояния фронты сигнала поступают на подстройку и анализ состояния системы синхронизации с выхода асинхронного интегрального приемника 6, который выполняет функцию преобразования дроблений сигнала в краевые

искажения. На выходе асинхронного интегрального приемника 6 осуществляется дискретизация временного положения фронтов преобразованного сигнала, для чего на его опорный вход подается сигнал с выхода опорного генератора 1. Выделенные фронты через блок коммутации 7 поступают на подстройку.

Для исключения ложной синхронизации при использовании фазового дискриминатора 38 с симметричной характеристикой { в блоке 3 фазовой автоподстройки ) в блоке коммутации 7 осуществляется переход к одно- полярной синхронизации. С этой целью на тактовый вход блока коммутации 7 подается тактовый сигнал с второго тактового выхода блока 3 фазовой автоподстройки.

В режиме поиска синхронизма фронты с выхода асинхронного интегрального приемника 6 через ключ 9 поступают на интегратор 11 с переменной емкостью, в котором для сокращения времени поиска состояния синхронизма включен малый коэффициент интегрирования. Параллельно указанные фронты поступают на входы сигнала Фронты анализатора преобладаний 14, блока вьвделения 15 и анализатора 17 фазового положения фронтов (фиг.2) для анализа состояния синхронизации, возможности повышения коэффициента инерционности и включения действия зоны селекции. Появление сигнала с выхода интегратора П, т.е. включение большого коэффициента интегрирования устройства тактовой синхронизации регенератора, произойдет, если за период анализа не сформируется сигнал потери синхронизма .

Включение действия зоны селекции в синхронном режиме в блоке селекции 5 осуществляется с помощью блока 13 управления зоной (основу которого составляет RS-триггер) под воздействием сигнала с выхода формирователя 21 при условии, что фронты входного сигнала с вероятностью, близкой к единице, находятся в пределах зоны селекции. С этой целью последня подается на вход Зона селекции ана50 5 и включение малого коэффициента интегрирования в блоке фазовой автоподстройки 3 и в интеграторе I1. Критерий рассогласования при наличи в сигнале симметричных (или при их

лизатора 17 фазового положения фрон- 55 отсутствии) и несимметричных преоб- тов с выхода блока фазовой автопод- ладаний основан на вьделении черестройки 3. Дешифратор 18 разделяет, фронты в соответствии с их фазовым

839924

положением и направляет их в первый и второй интеграторы 19 и 20, с помощью которых непрерьгоно определяется пороговое значение вероятности нахождения фронтов во временном интервале зоны селекции. Принцип работы первого и второго интеграторов 19 и 20 не ограничивается рамками установленного цикла анализа, а

fO основан на запоминании и учете фазового положения фронтов в предыдущем цикле анализа. При этом значительно уменьшается время задержки на включение действия зоны селекции в

5 условиях интенсивных искажений входного сигнала и, тем самым, достигается повышение помехоустойчивости синхронизации.

При наличии в сигнале постоянных

20 симметричных и несимметричных преобладаний в анализаторе 14 происходит их обнаружение путем вьщеления чере- дований фронтов в специ.альных зонах анализа и фиксируется величина. Если

вероятность этой величины за период анализа близка к единице, то выраба- тьшается-сигнал отключения зонь1, который через элемент ИЛИ I6 и блок 13 управления зоной поступает на

30 вход блока селекции 5. В результате фронты входного сигнала проходят на подстройку, минуя зону селекции. Высокая помехоустойчивость синхронизации при этом достигается сохране35 нием высокой инерционности устройства тактовой синхронизации регенератора. Таким образом, в предлагаемом устройстве тактовой синхронизации регенератора осуществляется

40 разновременное управление зоной селекции и коэффициентом инерционности (скоростью фазирования.

При отсутствии синхронизма в формирователе 10 формируется сигнал,

45 под воздействием которого с помощью блока 12 управления скоростью и блока 13 управления зоной происходит одновременное выключение действия зоны селекции в блоке.селекции

0 5 и включение малого коэффициента интегрирования в блоке фазовой автоподстройки 3 и в интеграторе I1. Критерий рассогласования при наличии в сигнале симметричных (или при их

5 отсутствии) и несимметричных преоб- ладаний основан на вьделении чередований фронтов в зонах анализа, но соответственно в другом их сочетании. На этом принципе основано действие блока выделения 15.

Кроме того, при потере синхронизма на подстройку через блок коммутации 7 и на анализ через ключ 9 начинают поступать фронты с выхода- асинхронного интегрального приемника 6.

Рассмотрим работу устройства тактовой синхронизации регенератора при значении вероятности нахождения фронтов входного сигнала в пределах

зоны селекции, составляюп(ем Р, 0,8.

F

При этом сигнал включения действия зоны селекции появляется на выходе формирователя 21 при условии нахождения восьми фронтов входного сигнала из десяти пришедших фронтов во временном интервале зоны селек-, ции. При данном условии блок RS-триггеров 22 дешифратора 18 со- Держит три RS.-триггера, блок счетчиков 30 блока интеграторов 20 содержит три счетчика, емкостью восемь фронтов каждый, а блок счетчиков 25 первого блока интеграторов 19 содержит также три счетчика, но емкости их равны трем.

При включении электропитания блок R5 -триггеров 22 дешифратора 18 устанавливается сигналом начальной установки таким образом: первый триггер - в состояние 1, а вто- ройои третий триггеры - в состояние О. Счетчики первого и второго блоков интеграторов 19 и 20 обнуляются. Анализатор фазового положения фронтов 17 определяет,нахождение, поступивших фронтов входного сигнала в интервале зоны селекции и вне ее пределов Не зона .

С помощью дешифратора 18 эти фронты направляются oia бдоки счетчиков 25 и 30 соответственно через блоки элементов И-НЕ 24 и 29 в соответствии с их фазовым положением.

Рассмотрим два примера отличающихся различным фазовым положением пришедших фронтов входного сигнала.

Пример I. Состояние синфазное. Входной сигнал не искажен. Первые восемь фронтов находятся во временном интервале зоны селекции.

Поскольку первый триггер блока RS-триггеров 22 дешифратора 18 на- в состоянии 1, эти фронты поступают на счетный вход первого счетчика блока счетчиков 25 блока

2839926

интеграторов 19, который заполняется полно :тью, к с помощью формирователя 21 формируется сигнал включения действия зоны селекции.

, Пример2. Состояние синфазное, входной сигнал искажен. 2-й, 4-й,6-й,13-и,15-й и 17-й фронты из двад.цати пришедших не попадают в интервал зоны селекции. JO При этом первый фронт проходит на вход первого счетчика блока счетчиков 25 блока интеграторов 19, второй фронт устанавливает второй триггер блока RS-триггеров 22 дешифра15 тора 18 в состояние 1 и одновременно поступает на вход первого счетчика блока счетчиков 25 блока интеграторов 19. Третий фронт поступает одновременно на входы первого и вто- 20 рого счетчиков блока счетчиков 30, поскольку первый и второй триггеры блока RS-триггеров 22 дешифратора 18 находятся в состоянии 1. Четвертый фронт устанавливает, третий

25 триггер.блока RS-триггеров 22 дешифратора 18 в .состояние I и проходит на входы первого и второго счетчиков блока счетчиков 25 блока интеграторов 19. Пятьй-фронт поступает

30 одновременно на входы счетчиков блока счетчиков 30.

Таким образом, первый счетчик блока счетчиков 30 заполнен тремя импульсами, второй - двумя, третий 35 одним. При этом первый счетчик блока счетчиков 25 заполнен двумя импульсами, а второй - одним. Шестой пришедший фронт будет уже третьим фронтом, не попавшим в зону. Он пос40 тупает одновременно на входы трех счетчиков блока счетчиков 25. Поскольку емкости их равны трем, то на выходе первого счетчика блока .счетчиков 25 формируется импульс,

45 который обнуляет его и первый счетчик блока счетчиков 30 одновременно. Фронты с седьмого по двенадцатый включительно попадают в интервал зоны селекции и поступают одновре-

5Q менно на входы трех счетчиков блока счетчиков 30. При этом первый счет-, чик блока счетчиков 30 заполняется шестью импульсами, а второй - восьмью (3-й, 5-й и 7-12-й фронты).

Поскольку емкость первого, второго и третьего счетчиков блока счетчиков 30 равна восьми, то с помощью формирователя 2I формируется сигнал включения действия зоны селекции

уже после прохождения двенадцати фронтов входного сигнала.

Формула изобретения

Устройство тактовой синхронизации регенератора, содержащее последовательно соединенные опорный генератор, блок компенсации расхождения частот, блок фазовой автоподстройки частоты, последовательно соединенные асинхронный интегральный прием- .ник, ключ, интегратор и анализатор преобладаний, последовательно соединенные блок вьщеления сигнала расфа- зировки, формирователь сигнала потери синхронизма, элемент ИЛИ, блок управления зоной селекции и блок селекции, последовательно соединенные выделитель фронтов и блок исключения фронтов тактовых интервалов с дроблениями, последовательно соединенные блок управления скоростью фазирования и блок коммутации, информационный вход и вход сигнала ФронФы которого подключены соответственно к выходам вьщелителя фронтов и асинхронного интегрального приемника, опорный вход которого объединен с опорным входом вьаделителя фронтов и подключен к второму выходу опорного генератора, первый и второй тактовые выходы блока фазовой автоподстройки частоты подсоединены соответственно к тактовому входу блока компенсации расхождения частот и объединенным тактовм входам блока исключения фронтов тактовых интервалов с дроблениями и блока коммутации, выход которого подсоединен к входу сигнала фронты блока селекции, вход сигнапа Зона селекции и выход которого подключены соответственно к выходу сигнала Зона селекции и входу сигнала Фронты блока фазовой автоподстройки частоты, выход блока исключения фронтов тактовых интервалов с дроблениями подсоединен к первому информационному входу ключа, управляющий вход которого объединен с управляющими входами интегра- 50 ны и являются установочным входом

тора и блока фазовой автоподстрой

283992 . 8

ки частоты и подключен к выходу блока управления скоростью фазирования, первый вход которого о.бъе- динен с управляющим входом форми- с рователя сигнала потери синхронизма и подключен к выходу интегратора, второй вход блока управления скоростью фазирования подключен к выходу формирователя сигнала потери

fO синхронизма, выход ключа подсоеди- нен к входам сигнала Фронты блока вьщеления сигнала расфазировки и анализатора преобладаний, выход которого подсоединен к второму входу

15 злемента ИЛИ, причем объединенные информационные входы вьщелителя фронтов и асинхронного интегрального приемника являются информационным входом устройства,отличаю- щ е е с я тем, что, с целью повышения помехоустойчивости синхронизации, введены последовательно соединенные анализатор фазового положения фронтов, дешифратор, первый блок интеграторов фронтов, второй блок интеграторов фронтов и формирователь сигнала включения зоны, при этом вход сигнала Зона селекции и вход сигнала фронты анализатора фазового поло30 жения фронтов, подключены соответст20

25

венно к выходу сигнала Зона селекции блока фазовой автоподстройкй частоты и выходу ключа, второй выход анализатора преобладаний под35 соединен к управляющему входу блока выделения сигнала расфазировки, второй выход дешифратора подсоединен к установочному входу второго блока интеграторов фронтов, информахдион40 йый вход которого объединен с вторым информационным входом первого блока интеграторов фронтов, вькод формирователя сигнала включения зоны подсоединен к второму входу блока уп45 равления зоной селекции, причем установочные входы дешифратора и первого блока интеграторов фронтов, дополнительный установочный вход второго блока интеграторов фронтов рбъединеустройства.

Изобретение относится к радиотехнике. Цель изобретения - повьше- ние помехоустойчивости синхронизации. Устр-во содержит опорный г-р 1, блок 2 компенсации расхождения час- тот, блок 3 фазовой автоподстройки частоты, вьщелитель 4 фронтов, блок 5 селекции, асинхронный интегральный приемник 6, блок 7 коммутации, блок 8 исключения фронтов тактовьгх интервалов с дроблениями, ключ 9, формирователь 10 сигнала потери синхронизма, интегратор II, блоки управления 12 и 13 скоростью фазирования и зоной селекции, анализатор 14 преобладаний, блок 15 выделения .сигнала расфазировки, элемент ИЛИ 16, анализатор фазового положения фронтов (АФПФ) 17, дешифратор 18, два блока, интеграторов фронтов (БИФ) . 19 и 20 и формирователь сигнала включения зоны (ФСВЗ) 21. Цель достигается введением АФПФ 17, дешифратора 18, БИФ 19 и 20 и ФСВЗ 21, с помощью которых уменьшается время задержки на включение действия зоны селекции в условиях интенсивных искажений входного сигнала. Даны ил. вьшолнения дешифратора 18, БИФ 19 и 20, ФСВЗ 21 и блока 3 фазовой ав - топодстройки частоты. 3 ил. i (Л Фиг.1