ройства поступает амплитуда входного сигнала, при этом на выходе части аналоговых компараторов 4 меняется состояние с логического О на логическую 1. В результате в части каналов На входах D, С и выходе Q D-триггеров 6, а также на А-, В-входах и Р-выходе полусумматора 8 образуется логическая 1. Такое состояние канала высшего разряда соответствует максимуму амплитуды входного сигнала. С уменьшением амплитуды входного сигнала на выходе аналогового компаратора 4 канала, соответствующего максимуму амплитуды происходит изменение состояния. Это
1
Изобретение относится к неразрушающему контролю и может быть использовано в автоматизированных установках комплексного контроля бесшовных труб, листов.
Цель изобретения - повышение разрешающей способности при определении максимальных значений электрических ультразвуковых импульсов.
На чертеже представлена блок-схем предлагаемого устройства.
Устройство содержит делитель напряжения с логарифмической градацией, имеюпщй в своем составе (п+1) после- довательно соединенных резисторов 1, причем на вход делителя подается опорное напряжение Е , а другой конец заземлен, последовательно включенные приоритетный кодер 2 и запоми нающий блок 3, п разрядных каналов, входы которых подключены к соответствующему разряду делителя. Каждый канал содержит последовательно соединенные аналоговый компаратор 4, инверсный вход которого является входом разрядного канала; а другие вход объединены между собой и являются входом, предназначенным для подключения к дефектоскопу, линию 5 задерж ки,В-триггер 6 И;, элемент И 7, последовательно соединенные полусумматор 8 и элемент ИЛИ 9, выход которого подключен к С-входу D-триггера 6. А и В-вход полусумматора подклю-
приводит к изменению состояний D-триггера 6, полусумматора 8, выхода логической схемы И 7. Поступая далее через элемент ИЛИ 10 и первую .линию 11 задержки на вход блока записи, разрешается запись максимального знача- ния амплитуды входного сигнала через приоритетный .кодер 2 на блок 3 записи . Появление увеличенной амплитуды сигнала фиксируется как появление еще одного максимума отраженного импульса. Использование данного устройства позволяет повысить разрешающую способность при выявлении дефектов с малыми амплитудами отраженного сигнала. 1 ил.
чены соответственно к выходу аналогового компаратора 4 и к С-входу D-триггера 6, находящегося в следующем ниже по разряду канале, а его выход
5соединен с вторым входом элемента И 7. В N-M канале на В-вход полусумматора 8 подается логическая единица.
Устройство содержит также последовательно соединенные первьш общий логический элемент ИЛИ 10, входы которого подключены к выходу логического элемента И 7 каждого канала, первую линию 11 задержки, выход которой, подключен к второму входу запоминающего блока, вторую линию 12 задержки и второй элемент ИЛИ 13, выход которого подключен к вторым входам элемента ИЛИ 9 каналов. Третья линия 14 задержки своим входом подключена к S-выходу полусумматора 8 п-го канала, а выходом - к второму входу второго элемента ИЛИ 13. Выходы D триггеров
6всех каналов подключены к входам, приоритетного кодера 2.
Устройство работает следующим образом .
На вход устройства поступает ампли- 1 туда входного сигнала, при которой на выхрде части аналоговых компараторов 4 меняется состояние с логического нуля на логическую единицу, В результате в части каналов на входах D, С и выходе Q D-триггера 6, а.также на А- В-входах и Р-выходе полусумматора 8 образуется логическая единица, а на S-выходе полусумматора 8 образуется логический нуль. Такое состояние канала высшего разряда соответствует максимуму амплитуды входного сигнала. С уменьшением амплитуды входного сигнала на выходе аналогового компаратора 4 канала, соответствующего максимуму амплитуды входного сигнала, происходит изменение состояния логической единицы на логический нуль, который задерживается в линии 5 задержки на время изменения состояний на выходах S и Р полусумматора 8 и на С-входе D-триг- гера 6 на противоположные. Изменение этих состояний приводит к тому, что на С-входе D-триггера 6 рассматриваемой ячейки появляется логический нуль, в результате чего Q-выход D-триггера 6 этой ячейки продолжает оставаться в состоянии логической единицы, кроме того наличие логических единиц на Q-выходе D-триггера 6
и S-выходе полусумматора 8 переводит 25 дефектоскопу, последовательно соеди- выход элемента И 7 соответствующего канала в состояние логической единицы. Эта логическая единица с выхода элемента И 7 поступает через первый элемент ИЛИ 10 и первую линию 11 за- 30 держки на вход, разрешающий запись в запоминающем блоке 3, и обеспечивает запись максимального значения амплитуды входного сигнала, поступающего
ненных D-триггера и элемента И, и элемента ИЛИ, последовательно соединенные первый элемент ИЛИ, входы которого подключены к выходам элементов И каждого канала, и первую линию задержки, выход которой подключен к запоминающему блоку, и вторую линию задержки, отличающееся тем, что, с целью повьш1ения разрешаюс Q-выход ов D-триггеров 6 через прио- t щей способности, каждый канал снабритетное кодирующее устройство 2. Эта же логическая единица обеспечивает состояние логической единицы на всех С-входах D-триггеров 6 всех ячеек. Такое состояние С-входов всех ячеек 0 позволяет при появлении увеличенной амплитуды входного сигнала записать ее в ячейки высших разрядов, что зафиксируется устройством как появление еще одного максимума отраженного 5 импульса вдоль протяженности дефек- та. При появлении уменьшенной амплитуды входного сигнала устройство ведет себя аналогично описанному случаю и при необходимости убывающие jO амплитуды входного сигнала могут быть зафиксированы в запоминающем устройстве 3.
Использование предлагаемого устжен линией задержки, включенной между выходом аналогового компаратора и D-входом D-триггера, и полусумматором, входы А и В которого подключены соответственно к выходу аналогового компаратора и к С-входу Б-триггера, последующего по разряду канала, а его Р- и S-выходы - соответственно к первому входу элемента ИЛИ и второму входу элемента И, источником логической единицы, подключенным к В-входу полусумматора п-го канала, последовательно соединенными третьей линией задержки, вход которой подсоединен к S-выходу полусумматора п-го канала, и вторым элементом ИЛИ, второй вход которого подключен к выходу, второй линии задержки, а выход подключен к вторым входам элементов ИЛИ.
ройства повышает разрешающую способ- .каждого канала.
ВНИИПИ Заказ 7801/42 Тираж 799
Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4
o
5
0
ность при выявлении дефектов с малыми амплитудами отраженного сигнала.
Формула изобретения
Устройство для определения максимальных значений импульсов при ультразвуковой дефектоскопии, содержащее источник опорного напряжения, резисторный делитель напряжения с логарифмической градацией из (п+1) пос-. ледовательно соединенных резисторов, включенных между источником опорного напряжения и нулевой шиной, последо- вател зно соединенные приоритетный кодер и запоминающий блок, п каналов, входы которых подключены к соответствующему разряду делителя, а выходы - к приоритетному кодеру выполненных из аналогового компаратора, инверсный вход которого является входом канала, а другие входы объединены между собой и являются входом, предназначенным для подключения к
дефектоскопу, последовательно соеди-
ненных D-триггера и элемента И, и элемента ИЛИ, последовательно соединенные первый элемент ИЛИ, входы которого подключены к выходам элементов И каждого канала, и первую линию задержки, выход которой подключен к запоминающему блоку, и вторую линию задержки, отличающееся тем, что, с целью повьш1ения разрешаюжен линией задержки, включенной между выходом аналогового компаратора и D-входом D-триггера, и полусумматором, входы А и В которого подключены соответственно к выходу аналогового компаратора и к С-входу Б-триггера, последующего по разряду канала, а его Р- и S-выходы - соответственно к первому входу элемента ИЛИ и второму входу элемента И, источником логической единицы, подключенным к В-входу полусумматора п-го канала, последовательно соединенными третьей линией задержки, вход которой подсоединен к S-выходу полусумматора п-го канала, и вторым элементом ИЛИ, второй вход которого подключен к выходу, второй линии задержки, а выход подключен к вторым входам элементов ИЛИ.
Подписное
название | год | авторы | номер документа |
---|---|---|---|
Способ преобразования максимума амплитуды электрического импульса в цифровую форму и устройство для его осуществления | 1986 |
|
SU1387194A1 |
Телеизмерительная система | 1983 |
|
SU1179411A1 |
Адаптивный дельта-модулятор | 1984 |
|
SU1246379A1 |
Многоканальный аналого-цифровой преобразователь параметров комплексного сигнала | 1986 |
|
SU1390800A1 |
Аналого-цифровой преобразователь | 1985 |
|
SU1336237A1 |
Устройство для измерения индикатрис рассеяния света | 1986 |
|
SU1402862A1 |
ЛИНЕАРИЗОВАННАЯ ЦИФРОВАЯ АВТОМАТИЧЕСКАЯ РЕГУЛИРОВКА УСИЛЕНИЯ | 1996 |
|
RU2158474C2 |
Устройство конференц-связи с дельта-модуляцией | 1989 |
|
SU1660202A1 |
ПИКОВЫЙ ДЕТЕКТОР | 2012 |
|
RU2506598C1 |
Устройство слежения за дорожкой дискового носителя информации | 1987 |
|
SU1614031A1 |
Изобретение относится к неразрушающему контролю и может быть использовано в автоматизированных установках комплексного контроля бесшовных труб, листов. Целью изобретения является повышение разрешающей способности при определении максимальных значений электрических ультразвуковых импульсов. На вход уст
Патент ФРГ № 3108545, кл | |||
Печь для непрерывного получения сернистого натрия | 1921 |
|
SU1A1 |
Авторы
Даты
1987-02-07—Публикация
1985-06-21—Подача