Многоканальный аналого-цифровой преобразователь параметров комплексного сигнала Советский патент 1988 года по МПК H03M1/46 

Описание патента на изобретение SU1390800A1

с

врго запоминающего устройства 8 в КсОкдый канал преобразования и блока oriopHbDc сигналов 2, что позволяет осуществлять преобразование мгновенных значений в моменты О, Т/4, -1/2,

ЗТ/А, где Т - период сигнала по всем каналам за один цикл изменения уравновешивающего напряжения, без остановок для опроса сработавших каналов. 1 3 , п. ф-лы, 2 И.П,

Похожие патенты SU1390800A1

название год авторы номер документа
Программируемый аналого-цифровой преобразователь 1987
  • Кожухова Евгения Васильевна
  • Титков Виктор Иванович
  • Трушин Виктор Александрович
  • Апыхтин Александр Владимирович
SU1732469A1
Аналого-цифровой преобразователь 1987
  • Черногорский Александр Николаевич
  • Цветков Виктор Иванович
  • Гринфельд Михаил Леонидович
  • Филиппов Владимир Иванович
  • Левенталь Вадим Филиппович
SU1481887A1
Двухканальное устройство для акустико-эмиссионного контроля 1988
  • Косарев Александр Михайлович
  • Манжай Сергей Алексеевич
  • Тарараксин Сергей Александрович
  • Тутнов Игорь Александрович
SU1508140A1
Синхронный фильтр 1988
  • Капицкий Ярослав Иванович
  • Ляхвацкий Владимир Дмитриевич
  • Коломиец Юрий Александрович
  • Богухвальский Анатолий Казимирович
SU1644366A1
Многоканальный аналого-цифровой преобразователь 1985
  • Кожухова Евгения Васильевна
SU1317658A1
Аналого-цифровой преобразователь 1986
  • Кожухова Евгения Васильевна
  • Титков Виктор Иванович
SU1325696A1
Система для проведения испытаний турбины 1989
  • Сапотницкий Александр Яковлевич
  • Беликов Николай Вячеславович
SU1636706A1
Устройство для проверки выполнения последовательности команд микропроцессора 1984
  • Овечкин Юрий Григорьевич
SU1247874A1
Быстродействующий селективный измеритель амплитуды ВЧ-сигнала 1990
  • Архипов Сергей Иванович
  • Рыкин Олег Романович
SU1780029A1
Аналого-цифровой преобразователь 1985
  • Титков Виктор Иванович
  • Кожухова Евгения Васильевна
SU1336237A1

Иллюстрации к изобретению SU 1 390 800 A1

Реферат патента 1988 года Многоканальный аналого-цифровой преобразователь параметров комплексного сигнала

Изобретение относится к информационно-измерительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых сигналов. Изобретение позволяет ПОВЫСИТЬ быстродействие И расширить функциональные возможности за счет измерения амплитуды И ортогональных составлякшщх сигнала. Это достигается введением регистро

Формула изобретения SU 1 390 800 A1

1

Изобретение относится к информационно-измерительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых сигналов.

Целью изобретения является повышение быстродействия и расширение функциональных возможно стей за счет Измерения амплитуды и ортогональных составляющих сигнала,

На фиг. 1 приведена функциональная схема устройства; на фиг, 2 - времен- н|ые диаграммы работы устройства.

Устройство (фиг. 1) содержит N ка- Налов 1 преобразования аналоговых ве- личин, блок 2 опорного сигнала, счетчик 3 импульсов, ЦИфроаНсШОГОВЬЕЙ

преобразователь () А, блок 5 вывода данных. Каждьй канал 1 образован компаратором 6, D-триггером 7, регист ровым запоминающим устройством 8 (ЗУ) Влок 2 содержит одновибраторы 9 и 10, элемент И 11, элемент 12 задержки. На временной диаграмме (фиг. 2) обозначено и - напряжение на втором входе компаратора 6, и напряжения на первом и втором входах блока 2, Ug, и , Uj, и - напряжения на выходах соответствующих блоков 9 и 10, 6 и 7.

Работа данного устройства осуществляется под управлением внешнего устройства, например ЭВМ, которое вырабатывает опорные сигналы , сигнал управления Uyn, формирует ко- Вывод данных, а также имеет ОЗУ для приема и хранения данных. Логический уровень сигнала управления и определяет режим работы устройства, при уровне логической единицы - режим измерения ортогональных составляющих комплексного сигнала, а при уровне логического нуля - режим измерения ам1гпитуды.

5

0 0

5

5

В исходном состоянии D-триггер 7 каждого канала и счетчик 3 установлены в нулевое состояние. На выходы компараторов 6 каналов поступают соответствующие входные сигналы

и (t)A.sin(2«-m ), ().

Режим измерения ортогональных составляющих. Опорные сигналы ,, и опа представляют меандры, имеюи;ие соответственно частоту измеряемого сигнала f и двойную частоту fof,2 2f. С поступлением на первый и второй входы блока 2 опорных сигналов начинается уравновеишвающее преобразование. На каждом такте преобразования, равном периоду измеряемого сигнала, вырабатываются импульсы: импульс такта Ujjj, , поступающий на счетньш вход счетчика 3 и увеличивающий напряжение на выходе ЦА11 на 1U, импульсы строба UQ в моменты времени t,0, t2

Т Т ЗТ г, , , поступающие на Gвход D-триггера 7 канала 1; импульсы сброса , которые формируются по заднему фронту импульса строба: сигнал Адреса записи, который в момент t,U, имеет уровень логической единицы, а в момент , - логического нуля; с пятого- выхода блока 2 сигнал знакового разряда, который является старшим битом информационного слова регистрового запоминающего устройства 8, позволяющий устранить неоднозначность преобразования ортогональных составлякицих. На выходе D-триггера 7 формируется сигнал разрешения записи (V. ): при уровне логической единицы на выходе

компаратора 6 D-триггер 7 по импульсу строба устанавливается в состояние логической единицы, а по импульсу сброса - в состояние логического нуля, Запись в регистровое ЗУ 8

осуществляется в моменты ,

Т

по адресу 1, а в моменты t -, t

IT ч

Drill

зт

7 по адресу О. Моментам t, 0

Т

и tj,7 соответствует уровень логической единицы знакового разряда, а моментам и уровень логического нуля знакового разряда.

Такой алгоритм позволяет определить за цикл развертывающего преобразования значения ортогональных составляющих комплексного сигнала; в моменты t,0, каждого такта CHHфазной составляющей

U,(t,0)A;sin()A sin4 j; и,- ()(,,,

Т ЗТ а в моменты , каждого такта

квадратурной составляющей

U()(2tft2- f,)A.,;

U.(t,p)A,.sin(,+ f,)-AiCOS f

Таким образом, за цикл разверты- Бающего преобразования (T,j,) осуществляется кодирование и запись ортогональных составляющих в каждом ка

нале.

-J - Ти

где Т - период измеряемого сигнала; и „„ --максимальное значение К.

плитуды измеряемого сигнала;ли - шаг квантования;

/

jjj sa/ss число тактов преобразования

А и

Режим измерения амплитуды комплексного сигнала. На управляющем входе Uyp - уровень логического нуля Опорный сигнал - меандр, имеющи частоту измеряемого сигнала. Опорный сигнал Up(,j - меандр, имеюп1ий частоту fg, которая определяет разрешаю- щуго способность аналого-цифрового преобразователя по уровню ((.„)

и равна f

-, где Т Tarccosd - )

период измеряемого сигнала, U - максимальное значение амплитуды, ди - погрешность квантования. С поступлением опорных сигналов на первый и второй входы блока 2 начинается уравновешивающее преобразование. На каж- дом такте преобразования, равном периоду измеряемого сигнала, вырабатываются импульсы: импульс такта, по

S

5

0

0

5

.,

0

0

ступающий на счетный вход счетчика 3 и увеличивающий напряжение на 4U; импульсы строба с частотой стробирова- ния fctn поступающие на С-вход D- триггера 7 канала 1; импульсы сброса, которые формируются по заднему фронту импульсов строба; сигнал Адреса записи, который имеет уровень логичесг кого нуля. До тех пор, пока уравновешивающее напряжение не превзойдет максимальное значение измеряемого сигнала, на выходе D-триггера 7 формируется сигнал Разрешение записи (V,- ) и осуществляется запись в регистровое ЗУ8 в моменты стробирования по адресу (А) О. Такой алгоритм позволяет определить значение амплитуды комплексного сигнала за цикл развертывающего преобразования в каждом канале.

Формула изобретения

1. Многоканальньй аналого-цифровой преобразователь параметров комплекс - ного сигнала, содержащий N каналов преобразования, каждый из которых выполнен на компараторе и триггере, информационный вход которого соединен с выходом компаратора, блок вывода данных, цифроаналоговый преобразователь и счетчик импульсов, выходы которого соединены с соответствующими входами цифроаналогового преобразователя, выход которого соединен с пер выми входами компараторов, вторые входы которых являются входными шинами, отличающийся тем, - что, с целью повышения быстродействия и расширения функциональных возможностей за счет обеспечения дополнительной функции измерения ортогональных составляющих комплексного сигнала, в него введен блок опорного сигнала, в каждый из N каналов преобразования введено регистровое запоминающее устройство, а триггеры в каждом из N каналов преобразования выполнены на D-триггерах, при этом первый и второй входы блока опорного сигнала являются соответственно пер- вой и второй шинами опорных сигналов, третий вход - шиной управления, первый выход соединен со счетным входом счетчика импульсов, второй выход - с- управляющими входами D-триггеров, третий выход - с входами установки в О D-триггеров, четвертый выход - с адррсиыми входами регистровых наго1цнх устройств, а пять пьгхол - со старшим информацисзиным входом каждого регистрового запоминающего устройства, вход разрешения записи которого соединен с выходом D-триггера соответствующего канала преобразования, младшие информационные входы регистровых запоминающих устройств пораз- рядно объединены и соединены с соответствующими выходами счетчика импульсов, i-й выход группы выходов , блока, вывода данных соединен с входом разрешения считывания РЕГИСТРОВОГО запоминающегЬ устройства i-ro канала преобразования, входы адреса считывания регистровых запоминающих устройств объединены и соединены с выходом блока вывода данных вход которо- го является шиной ввода данных, причем выходы регистров запоминающих

устройств поразрядно объединены и являются шиной данных,

2. Преобразователь по п. 1, о т - л и ч а ю El и и с я тем, что блок опорного сигнала выполнен на двух одновибраторах, элементе И, элементе задержки, вход которого объединен с первым входом блока опорного сигнала и является первым выходом блока, выход элемента задержки является пятым выходом блока, вход первого одно вибратора объединен с первым входом элемента И и является вторым входом блока, выход первого одновибратора соединен с входом второго одновибратора и является вторым выходом блока третьим выходом которого является выход второго одновибратора, четвертым выходом - выход элемента И, второй вход которого является третьим входом блока.

Документы, цитированные в отчете о поиске Патент 1988 года SU1390800A1

Гитис Э.И
Аналого-цифровые преобразователи
-М.: Энергоиздат, 1981, с
Способ приготовления искусственной массы из продуктов конденсации фенолов с альдегидами 1920
  • Петров Г.С.
SU360A1
Амрамин С.Д
Мультиплицированные измерительные системы
- Тезисы докл
всес
конф
Фальцовая черепица 0
  • Белавенец М.И.
SU75A1
Печь для непрерывного получения сернистого натрия 1921
  • Настюков А.М.
  • Настюков К.И.
SU1A1
Способ приготовления пищевого продукта сливкообразной консистенции 1917
  • Александров К.П.
SU69A1
Печь для непрерывного получения сернистого натрия 1921
  • Настюков А.М.
  • Настюков К.И.
SU1A1

SU 1 390 800 A1

Авторы

Апыхтин Александр Владимирович

Трушин Виктор Александрович

Юферев Александр Анатольевич

Грузнов Владимир Матвеевич

Моисеев Вадим Сергеевич

Даты

1988-04-23Публикация

1986-01-13Подача