Устройство слежения за дорожкой дискового носителя информации Советский патент 1990 года по МПК G11B7/09 

15

20

25

J161403

Изобретение относится к приборотроению и может .найти применение оптических дисковых запом1Шаюп1,их устройствах.с

Цель изобретения - повышение точости слежения за информационной орожкой,,

На фиг.I приведена структурная схема устройства слежения за информа- ю ционной дорожкой Дискового носителя информации; на фиг.2 - функциональая схема дельта-модулятора огибаю- Дей сигнала воспроизведения; .на фиг.З - функциональная схема анализатора приращений огибающей сигнала воспроизв.едения; на фиг,4 - функциональная схема блока управления; на фиг,5 - функциональная схема блока реверсирования; на фиг, 6-7 - функциональные схемы первого и второго демодуляторов-соответственно; на фиг, 3 - 13 - рисунки и временные диаграммы, поясняющие принцип работы устройства для слежения за дорожкой дискового носителя информации.

Устройство для слежения за дорожкой дискового носителя информации (фиг.1) содержит лазер 1, светоделитель 2, качающееся зеркало 3 с приводом и объектив 4, составляющие оптическую головку 5, дисковый носитель 6 информации, фотоэлектрический преобразователь 7, блок 8 местного управления, дельта-модулятор 9 огибающей нижнего уровня сигнала воспроизведения, анализатор 10 приращений огибающей нижнего уровня сигнала воспроизведения, управляющий автомат 11, блок 12 реверсирования сигнала управления, линейный двигатель перемещения оптической головки 13,первый демодулятор 14 сигнала управления, второй демодулятор 15 сигнала управления. Оптический луч 16 проходит светоделителъный элемент 2 и направляется зер.капом 3 и объективом.4 на поверхность дискового носителя 6 ин- формации, Сфокусированнь1й оптический луч 17, отразившись от поверхности дискового носителя 6 информации,вновь падает на светоделительный элемент 2, который делит-его на два луча. Луч 18, отраженный гранью светоделитель- ного элемента 2, направляется на фотоэлектрический преобразователь 7.

Информация на оптическом носител.е записывается блоками в промежутках между синхррмаркерами.

30

35

40

45

50

55

5

0

5

03

0

35

40

45

50

55

I

Схема выделения синхромаркеров запоминающего устройства после амплитудной и временной селекции сигналов вдспроизведения формирует по заднему фронту выделенных синхромаркеров последовательность импульсов Синхро- маркеры, которая поступает в устройство слежения за дорожкой по входу г,.Кроме того, для работы устройства слежения необходимы внешние сигналы Пуск (из устройства управления оптического дискового запоминающего устройства О.ЦЗУ), Знак разности а/ ,рвсов и Разность адресов О (из блока дискретного позиционирования ОДЗУ), поступающие по входам д, ж, и е соответственно,

Функцион.альная схема -дельта-модулятора 9 огибающей сигнала воспроиз.- ведения приведена на фиг.2. Схема содержит амплитудный компаратор 19, D-триггер 20, десять формирователей 2,22,24,25,31,32,34,35,36,42, семь элементов И 23,27,28,33,37,39,40, два. RS-триггера 26,38, семиразрядный двоичный реверсивный счетчик 29, цифроаналоговый преобразователь 30 и элемент ИЛИ 41,

На первый вход амплитудного компаратора 19 поступает аппроксимирующее напряжение б, на второй вход - сигнал воспроизведения в (фиг.2). На входы а и и поступают соот- ветств.енно последовательности импульсов с первого и второго выходов блока 8 местного управления. На вход г поступает последовательность Синхромаркеры из блока выделения синхромаркеров ОДЗУ. Пр.ямой а и инверсный в выходы дельта-модулятора подключены соответственно к . прямому и инверсному входам анализатора 10 приращений,

В соответствии с функциональной схемой (фиг,2) дельта-модулятор 9 работает следующим образом,

RS-триггер 38 задает режим синхронизации работы дельта-модулятора 9 от синхросерии СИ2, поступающей из блока 8 местного управления по входу и (триггер 38 сброшен в нулевое состояние), или от синхромаркеров, выделяемых блоком селекции синхромаркеров запоминающего устройства и поступающих на вход г. Если величина огибающей нижнего уровня синхромаркеров при слежении за дорожкой уменьшается, то старший разряд счетчйка 29 становится равным 0. RS-три гер при этом переходит в единичное состояние и последовательность сигналов Синхроиаркеры через схему 39 совпадения поступает на вход элемента ИЛИ 41. Переход в режим синхронизации от синхросерии СИ2 осуществляется по сигналу 1 со старшего разряда счетчика 29. В режиме синхронизации от синхромаркеров уменьшается величина временной задержки, вносимой дельта-модулятором 9 в контур слежения за дорожкой. Следовательно, увеличивается точность слежения за дорожкой.

3 любом режиме синхронизации дельта-модулятора 9 на выходе элемента ИЛИ 41 формируется последовательность импульсов, частота следования которых равна 96 кГц.

Элементы 21,31,23,24,25 и элементы 42,32,33,34,35 служат для разнесения по времени сигналов,.поступающих с выхода амплитудного компаратора 19 и элемента ИЛИ 41. На прямой вход запуска формирователя 31 и ин- версный вход запуска формирователя 32 поступает последовательность уп-. равляющих импульсов СИ с выхода 3 блока 3 местного управления,Частота следования импульсов fi 1 МГц, скважность равна двум. На выходах формирователей 31, 32 формируются последовательности импульсов длительностью 200 не, сдвинутых один относительно другого по времени на величину 1/2 f (фиг.8).

С выхода фотоэлектрического преобразователя на вход 2 амплитудного компаратора 19 дельта-модулятора 9 подается сигнал воспроизведения в, на вход 1 - аппроксимирующее напряжение с выхода ЦАП 30. Если амплитуда сигнала воспроизведения станет меньше величины аппроксимирующего напряжения, то на выходе компаратора 19 появится единичный уровень,который установит D-триггер 20 в единичное состояние. Формирователь 21 формирует импульс длительностью 1,4 МКС, по заднему фронту которого формирователь 22 формирует импульс сброса триггера 20 в исходное нулевое состояние. На выходе схеь&1 совпаг дения И 23 формируется один либо два импульса, проходящих с выхода элемеи- та 31 (фиг. За,б соответственно). По переднему фронту первого из иих

1

оо,

1614031

10

15

20

25

30

5

0

S

0

5

формирователь 24 формирует импульс длительностью 1,4 мкс. Пришедший за это время второй импульс с выхода схемы совпадения И 23 не оказывает влияния на работу схемы. .Сигнал с элемента 24 запускает формирователь 25, на выходе которого формируется импульс длительностью 200 не,который устанавливает в единичное состояние RS-триггер 26. Спустя 500 не (так как импульсы с элементов 31, 32, а следовательно, и с элементов 25, 35 разнесены по времени на 500 но) содержимое RS-триггера 26 считывается импульсом с элемента 35, и с выхода схемы совпадения И 27 единичный сигнал поступает на вычитающий вход счетчика 29 и инверсный выход а дельта-модулятора 9. При этом амплитуда аппроксимирующего напряжения на выходе ЦАП 30 уменьшается.

Если амплитуда сигнала воспроизведения больше величины аппроксимирующего напряжения, то на выходе амплитудного компаратора 19 уровень логической единицы не возникает, D- триггер 20 остается в нулевом состоянии, на выходах элементов 21,23, 24,25 уровни логической единицы не формируются. RS-триггер 26 остается в нулевом состоянии и, следовательно, единичный импульс с выхода одновибра- тора 13 через схему 15 совпадения поступает на суммирующий выход счетчика 29 и прямой выход а дельта- модулятора 9. При этом амплитуда аппроксимирующего напряжения на выходе ЦАП 30 увеличивается.

Функциональная схема анализатора 10 приращений приведена на фиг.3.Схема содержит три схемы РШИ 43,49,50, элемент 44 задержки, два формирователя 45,52, две схемы И 47,48,шестнадцатиразрядный сдвигающий регистр 46, семиразрядный двричньй реверсивный счетчик 51 и инвертор 53.Первые входы схем ИЛИ 43, 49 и вход сдвига вправо DR сдвигающего регистра 46 соединены с выходом а дельта-модулятора 9. Вторые входы схем ИЛИ 43, 50 соединены с инверсным выходом а дельта-модулятора 9.Еыход знакового разряда реверсивного счетчика 51 и инвертора 53 соединены соответственно с управляющими входами п и р управляющего автомата I1. В соответствии с функциональной схемой анализатор 10 приращений огибающей сигнала воспроизведения работает следующим образом.

На суммирующий и вычитающий входы реверсивного счетчика 51 через эле- менты ИЛИ 49, 50 и на входы скемы HJIH 43 поступают последовательности импульсов а, а (фиг.9) несущие информацию о приращениях огибающей нижнего уровня сигнала воспроизведе- ния; На вход элемента 44 задержки поступает последовательность импульсов 43 частотой 96 кГц и длительностью 200 НС. Время задержки Од элемента 44 составляет 100 не.Таким образом, на вход последовательного занесения и сдвига С сдвиганидего регистра 46 импульсы поступают с задержкой 100 не. Формирователь 45 по заднему фронту импульсов 44 формиру- ет сигнал 45 занесения, по которому к содержимому счетчика 51 добавляется единица, если значение старшего разряда Q15 сдвигающего регистра 46 равно нулю, и вычитается единица,ее- ли значение Q15 равно единице.

Если с прямого выхода а дельта- модулятора 9 на вход DR регистра 46 и первый вход схемы ИЛИ 49 поступает импульс, соответствующий положитель- ному приращению огибающей нижнего уровня сигнала воспроизведения, то содержимое счетчика 51 увеличится на единицу и спустя время задержки элемента 44 содержимое регистра 46 буде сдвинуто на один разряд вправо,причем в младший разряд QO регистра 46 по входу DR запишется единица.

ЕСЛИ в текущий момент времени приращение огибающей нижнего уровня сигнала воспроизведения отрицательно то по входу а с дельта-модулято - ра 9 поступает единичный импульс, уменьщающий на единицу содержимое снетчика 51. Спустя П1юисходит сдвиг вправо содержимого регистра 46 причем в младщий разряд регистра QO заносится нуль.

Б обоих случаях содержимое счетчика- 51 сигналом с формирователя 45 через элементы 47,49 или 48,50 увеличится или уменьшится на единицу в зависимости от значения старщего разряда Q15 регистра 46.

Таким образом, информация о.при- ращениях огибающей нижнего уровня сигнала йоспроизведения,поступающая с прямого а и инверсного а выходов дельта-модулятора 9, задерживается с помощью сдвигающего регистра 46 на 16 тактов и вычитается из содержимого счетчика 51, который содержит ту же информацию, полученную без задержки. Следовательно, по содержимому счетчика 51 можно судить о величине и знаке первой разности от огибающей нижнего уровня сигнала воспроизведения. Исходное состояние регистра 46 и счетчика 51 задается импульсом с формирователя 52 при включении питания. В исходном состоянии содержимое четных разрядов регистра 46 равно единице, нечетных - нулю. Счетчик 51 по входу R сбрасывается в нулевое, состояние.

Функциональная схема блока 11 управления приведена на-фиг,4. Схема содержит три схемы И,54,58,62, три схемы ИЛИ 55,59.,63, три элемента 56,60,64 задержки и три D-тригге- ра 57,61,65. Входы п, р блока 11 управления соединены соответственно с выходами п

, р анализатора 10 приращений. На входы е и д подаются соответственно внешние сигналы Разность адресов О из блока дискретного позиционирования запоминающего устройства и сигнал Пуск из устройства управления накопителем.

Начало работы блока 11 управления .осуществляется по сигналу Пуск Этим сигналом В-триггеры 57, 61, 65 через элементы ИЛИ 55, 59, 63 и элементы 56, 60, 64 задержки (С 40 не) по входу R устанавливаются в нулевое еоетояние. При этом единич ньй уровень с инверсного выхода триггера 65 разрешает прохождение сигналов, постулакицих по входам е, р, п, на входы с всех D-триг- геров. Однако нулевыми уровнями с прямых выходов D-триггеров 57 и 61 прохождение сигналов с входов п, р на входы С триггеров 61, 65 блокировано. Таким образом, появление сигналов на входах р, п не приводит к изменению состояния схемы. С приходом сигнала по входу е D- триггер 57 устанавлив.ается в единичное состояние. При этом разрешается занесение сигнала, появляющегося на входе п, на триггер 61 и на триггеры 61, 65 через элементы ИЖ 59, 63 и элементы 60,64 задержки проходит импульс сброса. Если после сигнала, пришедшего по входу е, появляется.

сигнал на входе п, то D-триггер 61 устанавливается в единичное состояние и разрешает занесение сигнала по входу р на триггер 65. Затем триггеры 57, 65 устанавливаются в О. Если после этого появляется сигнал на входе р, то D-триггер 65 устанавливается в единичное состояние и на выходе н управляющего автомата 11 появляется высокий уровень напряжения.

Таким образом, высокий уровень на выходе н блока 11 управления появляется лишь при последовательном поступлении сигналов по входам е.

Функциональная схема блока 12 реверсирования приведена на фиг.5.Схема содержит Т-триггер 67 и три схемы И 66, 68, 69. Первые входы элементов И 66, 68, 69 объединены и соединены с выходом н управляющего автомата II. Второй вход схемы И 66 соединен с выходом к анализатора 10 приращений огибающей нижнего уровня сигнала воспроизведения. Выходы схем И 68, 69 соединены соответственно с входами м, м демодуляторов 15 и 14. Установочные входы R и ST-триггера 67 соединены соответственно с внешними шинами д (Пуск) и ж (Знак разности адресов) и являются входами начальной установки блока 12 реверсирования.

В соответствии с функциональной схемой блок 12 реверсирования работает следующим образом.

По сигналу Пуск (единичный импульс, поступающий по входу д из устройства управления накопителем) Т-триггер 67 по входу R сбрасывается в нулевое состояние. После этого в зависимости от знака разности адресов требуемой и текущей дорожек Т-триггер 67 принимает исходное состояние. Если разность адресов О, то Tt-TpHrrep 67 по входу S устанавливается в единичное состояние импульсом, поступающим из блока дискретного позиционирования по входу д блока 12 реверсирования. При наличии высокого уровня на входе и блока 12 реверсирования на выходе элемента И 68 формируется низкий уровень, на выходе элемента И 69 - высокий. Если разность адресов 0, единичный импульс на входе ж не формируется и Т-триггер 67 остает

ю

t5

20

30

2535

40

45

50

5

ся в нулевом состоянии. При этом высокий уровень формируется на выходе элемента И 68, а низкий - на выходе элемента И 69. При наличии на входе н низкого уровня напряжения прохождение сигнала реверса по входу к через элемент И 66 блокировано. Т-триггер 67 остается в исходном состоянии, на выходах элементов И 63, 69 формируется сигнал логической единицы. Наличие на входе н высокого уровня напряжения разрешает прохождение сигнала реверса с выхода к анализатора 10 приращений через элемент И 66 на вход Т- триггера 67. При этом Т-триггер 67 изменяет свое состояние на противо- ложное, что приводит к смене на противоположные уровней сигналов на выходах элементов И 68, 69.

Функциональная схема первого демодулятора 14 сигнала управления приведена на фиг.6. Схема содержит интегратор с цепью 71 задания начальных условий, два формирователя 74,75, два трансформатора 70, 72 уровней и аналоговьш сумматор 73. Входы формирователей 74, 75 и трансформатора 70 уровней соединены соот- ветственнр с первым м и вторым м выходами блока 12 реверсивоваг НИН. Выход аналогового(Сумматора 73 через усилитель мощности соединен с электрическим входом привода качающегося зеркала 3. Интегратор 71, трансформаторы 70,72 уровней и ана- логовьм сумматор 73 вьтолнены на ос-v нове операционных усилителей и дискретных элементов С}, Р - Р17.

В соответствии с функциональной схемой демодулятор 14 работает следующим образом.

При наличии низкого уровня сигнала на входе н (Начальная установка) замыкается верхняя контактная группа ключа К. При этом осуществляется ввод нулевых начальных условий в интегратор 71. С выходов м, блока 12 реверсирования на входы трансформатора 70 уровней и формирователей 74, 75 поступают логические уровни напряжения, соответствующие состоянию блока 12 реверсирования. Трансформаторы уровней преобразуют уровни логической 1 и логического О в положительные и отрицательные перепады напряжения, которые поступают с выхода трансформатора 70 уров-

м1

ней , на вход интегратора 71 и один из входов аналогового сумматора 73 и с выхода трансформатора 72 уровней на второй вход аналогового сумматора 73. Интегральная составляющая сигнала управлення формнруется на выходе интегратора 71 и подается на третий вход аналогового сумматора 73, Формирователи 74, 75, трансформаторы 70, .72 уровней и анал:оговый сумматор 73 введены в демодулятор 14 для осуществления коррекции сигнала управления положением качающегося зеркала 3 и обеспечения устойчивой работы всего устройства в целом. Схема 70 формирует сигнал, соответствующий пропорциональной составляющей сигнала управления, а схема 72 - дифференциальной составляющей сигнала управ- ления,

.Временные диаграммы, поясняющие работу демодулятора 14 сигнала в установившемся режиме, приведены на фиг.10.

Функциональная схема второго демодулятора 15 сигнала управления приведена на фиг.7, Схема содержит два формирователя 79, 80, два трансфор- матора 76, 78 уровней и аналоговый сумматор 77, Входы формирователей 79, 30 и трансформатора 76 уровней соединены соответственно с первым м и втОрЬВ м выходами блока 12

реверсирования. Вькод аналогового сум матора 77 через фильтр Нижних частот и усилитель мощности соединен с электрическим входом линейного двигателя 13. Работа функциональных элементов демодулятора 1 5 аналогична работе Соответствующих элементов демодулятора 14.

Устройство для слежения за дорожкой дискового носителя информации работает сл.едукяцим образом.

Работа осуществляется под управлением управляющего автомата 11. В исходном состоянии (в фазе Дискретного позиционирования) на выходе н управляющего автомата 11 присут- ствует низкий логический уровень. При этом интегратор 70 первого демодулятора 14 принимает нулевое начальное значение, на первом м и втором i выходах блока 12 реверсирования формируются единичные уровни.

Таким ОбраёОм, вйходное напряжение трансформаторов 69, 71 уровней первого демодулятора 15 и трансфор

маторов 75, 77 уровней второго демодулятора 15 равно нулю, а следовательно, сигнал на выходах демодуляторов 14 и 15 также равен нулю.Таким образом, слежение за дорожкой начинается из среднего положения исполнительных механизмов 3 и 13,

По сигналу Пуск Т-триггер 67 блока 12 реверсирования обнуляется.Далее в зависимости от знака разности текущего и заданного адресов дорожек Т-триггер 67 блока 12 реверсирования устанавливается в единичное сос- тояни.е (разность адресов 0) импульсом, поступающим по входу ж из блока дискретного позиционирования, либо остается в нулевом состоянии (при разности адресов 0 единичный импульс на входе ж не формируется).

При попадании считывающего луча 17 на .информационную дорожку на выходе фотоэлектрического преобразователя 7 возникает сигнал воспроизве- дения в. Верхний уровень сигнала воспроизведения в определяется коэффициентом отражения носителя информации К1 -и не зависит от положения считывающего луча 17 относительно информационной дорожки. Нижний уровень в- сигнала воспроизведения в определяется как коэффициентом отражения подложки К2, так и величиной отклонения считывающего луча 7 от центральной линии информационной дорожки.

Дельта-модулятор 9 ртслеживаст огибающую нижнего уровня в сигнала воспроизведения в и формирует на прямом а и инверсном а вы- ходах последовательности логических нулей и единиц в соответствии с ее изменениями. Вид огибающей нижнего уровня сигнала воспроизведения при пересечении лучом 17 информационных дорожек в процессе дискретного позиционирования показан на фиг. П.

В моменты времени t, t.... луч 17 находится на середине информационной дорожки, нижний уровень сигнала воспроизведения минимален, знак первой разности от огибающей меняется с - на +, В моменты времени t-, t..... луч 17 находится между дорожками, нижний уровень сигнала воспроизведения максимален, знак первой разности от огибающей меняется с + на -. Таким образом, при движении считывающего луча 17 по направлению

161403

к центральной линии информационной дорожки приращения огибающей нижнего уровня сигнала воспроизведения отрицательны, при движении луча 17 от центральной линии информационной дорожки - положительны. Анализатор 19 приращений осуществляет вычисление первой разности от огибающей нижнего уровня сигнала воспроизведения в каждый текущий момент времени.Если

10

производная 0, то на выходе н анализатора 10 приращений формируется уровень логического нуля, на выходе р - единицы, если первая разность О, то наоборот. При смене знака первой разности с -

+ на положитель

(моменты времени t,. tj) ный перепад напряжения Нормируется на выходе п анализатора 10 приращений.

3 момент времени t (фиг.II) разность адресов текущей и требуемой дорожек станет равной 0. При этом блок дискретного позиционирования за поминающего устройства выдает соответствующий сигнал на вход е блока

11управления. В моменты времени t и t на входах п и р соответственно формируются, уровни логической 1 и, следовательноJ на выходе н блока 1 управления также формируется единичный уровень. При этом снимается блокировка со схем И 63, 6 блока 12 реверсирования и интегратор 71 демодулятора 15 переводится в режим интегрирования. Таким образом, цепь обратной связи замыкается и устройство переходит в режим слежения

за дорожкой.

С выходов первого и второго демодуляторов 14, 15 на входы зеркала 3 н линейного двигателя 13 подается управляющее напряжение, которое вызывает перемещение луча 17 в направлении, противоположном направлению остаточного перемещения луча блоком дискретного позиционирования.Начальное направление перемещения считывающего луча 17 задается путем уста- новки триггера 67 блока 12 реверсирования в нулевое или единичное состояние в зависимости от знака разности адресов текущей и требуемой дорожки сигналом, поступающим из блока дискретного позиционирования в блок

12реверсирования по входу ж. Однако из-за инерционности исполнительных механизмов перемещения счнтъюаю

14

щего луча 17 изменение направления его движения на противоположное происходит спустя; некоторый промежуток времени Д t (фиг.11, момент времени tg), после чего приращения огибающей нижнего уровня сигнала воспроизведения станут отрицательными и знак первой разности сменится с + на

10

15

20

30

35

25

40

5

0

5

В момент времени t луч 17 вновь

пересечет осевую линию информационной дорожки. Знак первой разности от огибающей ннжнего уровня сигнала воспроизведения изменится с - на +. На выходе р анализатора 10 приращений появится положительный перепад напряжения, который переведет триггер 67 блока 12 реверсирования в противоположное состояние.Изменение на противоположное состояние триггера 67 вызывает смену полярности сигналов на выходах трасформато- ,ров 70, 76 уровней демодуляторов 14, 15 и приводит к изменению направления движения считывающего луча 17 относительно осевой линии информационной дорожки (фиг.11, момент времени t). Дальнейшая работа устройства происходит аналогично , В момент времени, t луч 17 вновь пересечет информационную дорожку. При этом знак первой разности от огибаюшей нижнего уровня сигнала воспроизведения вновь изменится с - на +, Т-тригге.р 67 блока 12 реверсирования перейдет в первоначальное состояние и восстановит знак приращения выходного напру жения демодулятора 15.Спус- тя время Д t t 2 - t считывающий луч 17 также примет первоначальное направление движения. Далее изменения направления движения считывающего луча будут происходить в моменты времени t, ... По завершении переходного процесса в устройстве устанавливаются периодические колебания считьшающего луча 17 относительно основной линии информационной, дорожки.

Управляющий сигнал на вход линейного двигателя 13 подается с демодулятора 15. Форма сигналов на выходе с демодулятора 15 показана на фиг.12. На интервале А колебания считывающего Луча 17 смещены относительно центральной линии дорожки вправо, на интервале Б - симметричны, на интервале 3 - смещены в противоположком направлении. Постоянная составляющая сигнала демодулятора 14 на интервале А имеет положительный знак ее величина пропорциональная смеще- нию. На интервале Б - постоянная составляющая равна нулю, на интервале В она имеет отрицательньй знак, ее величина пропорциональна смещению. Под воздействием сигнала демодулятор 15 линейный двигат ель оказывает дополнительное согласованное с зеркалом 3 воздействием на положение счи- тьшакщего луча.

.

Формула изобретения

Устройство слежения за дорожкой дискового носителя информации,содержащее последовательно установленные на оптической оси источник излучения, светоделитель, качающееся зеркало с приводом, объектив, дисковый носитель информации, а также фотоэлектрический преобразователь, опти- чески сопряженньй со светоделителем, дельта-модулятор, включающий амплитудный компаратор, реверсивный счетчик и циФроаналоговый преобразователь, анализатор приращений,включаю щий реверсивный счетчик и первую схему ИЛИ, блок реверсирования, состоящий из Т-триггера и двух схем И, первый и в:торой демодуляторы, связанные соответственно с приводом ка- чающегося зеркала и линейным двигателем перемещения оптической головки, и блок генераторов, о т л и - чающееся, тем, что, с целью повышения точности слежения за ин- формационной дорожкой, введен блок управления, содержащий первьй, второй и третий D-триггеры, три схемы И, три схемы ИЛИ и три элемента задержки, первые входы схем ИЛИ соеди- нёны с первым входом блока управления, первый вход третьей схемы И и вторые входы второй и третьей схем ИЛИ соединены с вторым входом блока управления, третьи входы первой схемы И и первой и третьей схем ИЛИ соединены с третьим входом блока управления, второй вход первой схемы ИЛИ и третьи входы второй схемы ИЛИ и второй схемы И,соединены с четвертым входом блока управления, выходы первой, второй и третьей схем И соединены соответственно с входами занесения второго, третьего и первого D

, JQ

15

20 25 зо эс дО дз

50

5

триггеров, входы сброса которых соединены через соответствующие элементы задержки с выходами первой ,второй и третьей схем ИЛИ, выход первого D- триггера соединен с первым входом первой схемы И, выход второго D-триг- гера соединен с первым входом второй схемы И, выход третьего D-триггера - с выходом блока управления вторыми входами первой, второй и третьей cxeMjH, в анализатор приращений введены сдвигающий регистр, вторая схема ИЛИ, инвертор и формирователь импульсов начальной установки, причем первый вход первой схемы ИЛИ и вход сдвигающего регистра соединены с первым входом анализатора приращений, первый вход второй схемы ИЛИ соединен с вторым входом анализатора приращений, вторые входы схем ИЛИ соединены с выходом сдвигающего регистра,выходы первой и второй схем ИЛИ соединены соответственно с входами инкремента и декремента счетчика, старший разряд которого соединен с первым выходом всего анализатора приращений и с входом инвертора, выход которого соединен с вторым выходом анализатора приращений, выход формирователя импульсов соединен с входами начальной установки сдвигающего регистра и счетчика, в дельта-модулятор введены два КЗ- триггера, коммутатор, пять схем И и семь формирователей импульсов, первый вход певвой схемы И и первый информационный вход .коммутатора соединены с первым управляющим входом дельта-модулятора, второй информационный вход коммутатора соединен с вторым управляющим входом дель- та-мОдулятора, входы первого и второго формирователей импульсов соединены с третьим управляющим входом дельта-модулятора, выход компаратора соединен через третий формирователь импульсов с первым входом второй схемы И, выход которой соединен через четвертый формирователь импульсов с входом установки первого триггера, выход коммутатора соединен через пятый формирователь с первым входом третьей схемы И, выход которой через шестой формирователь импульсов соединен с первыми входами четвертой и пятой схем И,вторые входы которых соединены с выходом первого триггера, .а выходы - с входами инкремента и декремента счетчика, выходы первого и второго формирователей импульсов соединены соответственно с вторыми входами второй и третьей схем И, выход четвертой с схемы И соединен через седьмой формирователь импульсов с входом сброса первого триггера, старший разряд счет- Iчика соединен с входом сброса второго триггера и вторым входом первой tO схемы И, выход которой соединен с входом установки второго трнггера, выход которого соединен с управляющим входом коммутатора, в блок реверсирования введена третья схема И, 15 первые входы первой, второй и третьей схем И соединены с первьт управляющим входом блока реверсирования,второй вход первой схемы И н выходы сброса и установки триггера соединены соот- 20 ветственно с информационным вторым и третьим управляющими входами блока реверсирования, выходы первой схемы И соединен со счетным входом триггера, прямой и инверсный выходы которо- 25

го соединены с вторым входами второй и третьей схем И, выходы которых соединены с соответствующими информационными выходами блока реверсирования, при этом первый и второй входы блока управления соединены соответственно с входной шиной управления и тиной -разности адресов, третий и чет- вертый - с первым и вторым выxoдa fi анализатора приращений, . выход блока управления соеди- Нен с входом установки нулевых начальных условий первого демодулятора и с первым управляющим входом блока реверсирования, первый, второй и третий управляющие входы дельта-модулятора соединены соответственно с входной шиной синхромаркеров и выходами блока генераторов, второй и третий управляющие входы блока реверсирования соединены соответственно с входной шиной управления и входной шиной знака разности адресов,

Изобретение относится к технике слежения за информационной дорожкой носителя оптической записи на дисковых запоминающих устройствах. С целью повышения точности автоматического слежения за информационной дорожкой в устройстве обеспечена синхронизация моментов переключения считывающего луча относительно основной линии информационной дорожки. Устройство содержит последовательно установленные на оптической оси источник излучения 1, светоделитель 2, качающееся зеркало с приводом 3, объектив 4, составляющие оптическую головку 5, дисковый носитель информации 6, а также фотоэлектрический преобразователь 7, оптически связанный со светоделителем и подключенный к входу дельтамодулятора 9, блок реверсирования 12, анализатор приращений 10, блок местного управления 8, блок управления 11, первый и второй демодуляторы 14, 15. 13 ил.

иг.2.

L .л. J

asJ

Фг/г.

Ш{

US.

if

6

V

l(

//(7nf) /f(

Фаг. 10

ts te if 6 6,; t,

5j

II

t

I

I I tg tiO tli

/f(

..//