Устройство для управления трехфазным транзисторным инвертором Советский патент 1987 года по МПК H02M7/48 

технике и может быть использовано дл управления трехфазными инверторами с широтно-импульсной модуляцией выходного напряжения, выполненными на основе трех однофазных инверторов.

Цель изобретения - повышение надежности устройства.

На фиг. 1 представлена функциональная схема устройства для управления трехфазным инвертором на фиг. 2 - временные диаграммы сигналов, иллюстрирующие его работу.

Устройство содержит генератор 1 импульсов, пятиразрядный счетчик 2 импульсов, 12-канальный распределитель 3 импульсов, состоящий из после довательно включенных четырехразряд- но го счетчика 4 и дешифратора 5 с двенадцатью выходами 6.1-6,12, являющимися одновременно выходами всего распределителя 3, дешифратор 7 с выходами 8 и 9.1-9.6, трехканальный коммутатор 10, содержащий в каналах элементы И J1.1-11,12, 12.1-12.12, 13,1-13.12 и элементы ИЛИ 14-16, блок 17 распределения и формировани

входы элементов 23, 27 и 25, 26 подключены соответственно к первому и второму выходам триггера 18, первые входы элементов 28, 31 и 29, 30 - соответственно к первому и второму выходам триггера 20, первые входы элементов 32, 35 и 33, 34 - соответственно к первому и второму выходам триггера 22. Вторые входы элементов 24, -26 и 25, 27 соединены соответственно с первым и вторым выходами триггера 19, вторые входы элементов 28, 30 и 29, 31 - соответственно с первым и вторым выходами триггера 21, вторые входы элементов 32, 34 и 33, 35 - соответственно с первым и вторым выходами триггера 23. Входы элементов 36 подключены к выходам элементов 24, 25, входы элемента 37 - к выходам элементов 26 и 27, входы элемента 38 - к выходам элементов 28 и 29, входы элемента 39 - к выходам элементов 30 и 31, входы элемента 40 - к выходам элементов 32,и 33 входы элемента 41 - к выходам элементов 34 и 35. Входы усилителей 42, 44 и 46 соединены с выходами соответственно элементов 36 и 37, 38 и 39 и 40 и 41.

импульсов управления с входными тригл п г , rvi-i JJ.-l../iJ.vjj:i Ie..,,i , - лл.

герами 18-23, причем триггеры 18, 20 30входы усилителей 43, 45 и 47 подклю- ,

. и 22 - R-S-типа, а триггеры 19, 21 выходам соответственно триггеи 23 - Т-типа, элементами И 24-35, элементами ИЛИ 36-41 и усилителями 42-47 мощности, выходы которых являются выходами блока 17. Генератор 1, i счетчик 2 и распределитель 3 включены последовательно. Входы дешифратора 7 соединены с выходами счетчика 2, Первые входы элементо в И трехканального коммутатора подключены к выходам 6,1-6,12 распределителя 3, Вторые входы элементов 11,1-11,6 и 11.7- 11,12 подключены соответственно к выходам 9,1-9.6 и 9,6-9.1 дешифраторов 19, 21 и 23, Выходы усилителей 42 и 47 мощности соединены с базовыми цепями транзисторов инвертора.

Устройство работает следующим образом.

Генератор 1 вырабатывает на своем, выходе последовательность импульсов 40 с частотой f, кратной частоте f

синусоидального напряжения на выходе инвертора. Счетчик 2 в процессе своего функционирования осуществляет деление частоты f на 32, Счетчик 4 имера 7. Вторые входы элементов 12.1 и 45 т коэффициент счета, равный 12, На 12,2, 12,3-12,8, 12,9-12,12 подключе- выходах 6,1-6,12 дешифратора 5 рас- ны соответственно к выходам 9,5 и 9,6, пределителя 3 последовательно форми- 9,6-9,1 .и 9,1-9,41 дешифратора 7, Вто- руются импульсы Ug Сфиг, 2q), рые вХрдЬ: элементов 13,1-13,4, 13,5- продолжительность каждого из которых 13,10, 13.11- и 13,12 подключены к 50 соответствует интервалу модуляции б , выходам 9,4-9,1, 9,1-9,6 и 9,6 и 9,5 Общая продолжительность двенадцати дешифратора 7, Входы элементов 14-16 соединены с выходами элементов И соответственно, Т-входы триггеров 19, 21 и 23 соединены соответственно с выходами 6,12, 6,8 и 6,4 распределителя 3, S-входы триггеров 18, 20 и 22 соединены с (п/2-(-1)-м входом 8 дешифратора 7, а R-входы этих триггеров , интервалов ч/ соответствует полупериоду Т,/2 выходного напряжения инвертора.

55 Счетчик 2 делит интервал tT на 32 части. Дешифратор 7 в принципе имеет 32 выхода, однако для процесса формирования импульсов управления используются (п/2+1)-й тактовый вы

входы элементов 23, 27 и 25, 26 подключены соответственно к первому и второму выходам триггера 18, первые входы элементов 28, 31 и 29, 30 - соответственно к первому и второму выходам триггера 20, первые входы элементов 32, 35 и 33, 34 - соответственно к первому и второму выходам триггера 22. Вторые входы элементов 24, -26 и 25, 27 соединены соответственно с первым и вторым выходами триггера 19, вторые входы элементов 28, 30 и 29, 31 - соответственно с первым и вторым выходами триггера 21, вторые входы элементов 32, 34 и 33, 35 - соответственно с первым и вторым выходами триггера 23. Входы элементов 36 подключены к выходам элементов 24, 25, входы элемента 37 - к выходам элементов 26 и 27, входы элемента 38 - к выходам элементов 28 и 29, входы элемента 39 - к выходам элементов 30 и 31, входы элемента 40 - к выходам элементов 32,и 33 входы элемента 41 - к выходам элементов 34 и 35. Входы усилителей 42, 44 и 46 соединены с выходами соответственно элементов 36 и 37, 38 и 39 и 40 и 41.

0

5

JJ.-l../iJ.vjj:i Ie..,,i , - лл.

0входы усилителей 43, 45 и 47 подклю- ,

i

ров 19, 21 и 23, Выходы усилителей 42 и 47 мощности соединены с базовыми цепями транзисторов инвертора.

Устройство работает следующим образом.

Генератор 1 вырабатывает на своем, выходе последовательность импульсов 40 с частотой f, кратной частоте f

синусоидального напряжения на выходе инвертора. Счетчик 2 в процессе своего функционирования осуществляет деление частоты f на 32, Счетчик 4 име45 т коэффициент счета, равный 12, На выходах 6,1-6,12 дешифратора 5 рас- пределителя 3 последовательно форми- руются импульсы Ug Сфиг, 2q), продолжительность каждого из которых 50 соответствует интервалу модуляции б , Общая продолжительность двенадцати

, интервалов ч/ соответствует полупериоду Т,/2 выходного напряжения инвертора.

55 Счетчик 2 делит интервал tT на 32 части. Дешифратор 7 в принципе имеет 32 выхода, однако для процесса формирования импульсов управления используются (п/2+1)-й тактовый вы31288867

ход 8, сигнал на котором совпадает с началом интервала , и шесть модуляционных (промежуточных) выходов 9.1-9.6. Определение номеров дешифрации последних производится путем подбора шести натуральных чисел, отличающихся друг от друга в порядке следования по синусоидальному закону. В частности, если амплитуду -выходного синусоидального напряжения харак- Ш теризует число 32, соответствующее емкости счетчика 2, то номера выходов 9.1-9.6 дешифратора 7 должны быть выбраны в следующем порядке: 4, 12,

закону, вырабатываются триггерами 18, 20, 22, устанавливаемые в сигналами с тактового выхода 8 дешифратора 7 (первого по номеру дешиф- 5 ратора), сброс триггеров 18, 20 и 22 обеспечивается сигналами с выходов соответственно элемейтов 14-16. С помощью элементов 24-35 и 36-41 производится распределение фазных последовательностей высокочастотных им- пульсов , , Ujj по полупериодам низкочастотных импульсов U,,, , U , с образованием в конечном счете двухполупериодных псевдосинусоидаль„ 19, 25, 29, 31. Использование в де- 5 ных сигналов. Усилители 42-47 помимо

шифраторе 7 модуляционных выходов 9.1-9.6 с такими порядковыми номерами обеспечивает возможность формирования в течение каждого из двенадцати интервалов шести интервалов от началаЮ с выходов усилителей 43, 45 и 47 ис- /

усиления сигналов управления обеспечивают гальваническую развязку всех управляющих цепей.

Усиленные низкочастотные сигналы

интервала б до моментов появления импульсов на соответствующих выходах дешифратора 7, длительности которых соотносятся между собой по синусоидальному закону (фиг. 2о). С помощью 5 усилителей 42, 44 и 46 обеспечивают коммутатора 10 осуществляется распре- управление транзисторами, обеспечи- деление импульсов, сформированных дешифратором 7, по интервалам f, формируемым на выходах распределителя 3. При этом синусоидальный харак- 30 тер приобретает уже изменение длительностей от начала интервала до им- пульса дешифратора 7 от интервала к интервалу в течение полупериода каждой из трех фаз выходного напряжения 35 инвертора.

Такая модуляция сигналов обеспечивается описанным подключением входов злементов И трехканального коммутатора к выходам распределителя 3 40 и дешифратора 7.

В блоке ,17 осуществляется формирование низкочастотных и высокочас- Iтотных импульсов управления для тран- . зисторов каждой из фаз инвертора. 45 Последовательности симметричных низу ко,частотных импульсов U , Uji, Ujj л(фиг.2 , а) вырабатываются триггерами 19, 21, 23, на Т-входы которых поступают сигналы соответственно с выхо-50 каждый канал которого содержит п дов 6.12, 6.8 и 6.4 распределителя 3, элементов И, входы которых являются чем обеспечивается 120 -ный фаз овый сдвиг между фазами. Длительность каждого из низкочастотных импульсов

пользуются для управления транзисторами инвертора, формирующими полуволны выходного напряжения. Усиленные высокочастотные сигналы с выходов

вающими модуляцию выходного напряжения.

Предлагаемое устройство отличается сравнительно простой конструкцией, выполняется на типовых логических элементах, обеспечивает автоматическую фазировку при включении, что повышает его надежность при эксплуатации, и, кроме того, позволяет осуществлять пофазную стабилизацию выходного напряжения.

Форм у л а изобретения

Устройство для управления трех- фаз ным транзисторным инвертором, содержащее последовательно включенные генератор импульсов, счетчик импульсов и п-канальный распределитель импульсов, где п 6К, К 1, 2, 3 ..., дешифратор сп/2 выходами, входы которого соединены с выходами счетчика импульсов, трехканальный коммутатор.

входами трехканального коммутатора, выходы всех элементов И в каждом канале соединены с входами элемента

управления соответствует полупериоду ИЛИ, выходы элементов ИЛИ являются Тлг/2 выходного напряжения инвертора. выходами трехканального коммутатора. Последовательности высокочастртных импульсов , Ujo , Ujj .(Фиг.2 е,,ч.), модулированные по синусоидальному

трехканальный блок распределения и формирования импульсЪв управления с шестью входными триггерами, выходы

закону, вырабатываются триггерами 18, 20, 22, устанавливаемые в сигналами с тактового выхода 8 дешифратора 7 (первого по номеру дешиф- ратора), сброс триггеров 18, 20 и 22 обеспечивается сигналами с выходов соответственно элемейтов 14-16. С помощью элементов 24-35 и 36-41 производится распределение фазных последовательностей высокочастотных им- пульсов , , Ujj по полупериодам низкочастотных импульсов U,,, , U , с образованием в конечном счете двухполупериодных псевдосинусоидальс выходов усилителей 43, 45 и 47 ис-

усиления сигналов управления обеспечивают гальваническую развязку всех управляющих цепей.

Усиленные низкочастотные сигналы

с выходов усилителей 43, 45 и 47 ис-

усилителей 42, 44 и 46 обеспечивают управление транзисторами, обеспечи-

пользуются для управления транзисторами инвертора, формирующими полуволны выходного напряжения. Усиленные высокочастотные сигналы с выходов

усилителей 42, 44 и 46 обеспечивают управление транзисторами, обеспечи-

каждый канал которого содержит п элементов И, входы которых являются

вающими модуляцию выходного напряжения.

Предлагаемое устройство отличаетс сравнительно простой конструкцией, выполняется на типовых логических элементах, обеспечивает автоматическую фазировку при включении, что повышает его надежность при эксплуатации, и, кроме того, позволяет осуществлять пофазную стабилизацию выходного напряжения.

Форм у л а изобретения

Устройство для управления трех- фаз ным транзисторным инвертором, содержащее последовательно включенны генератор импульсов, счетчик импульсов и п-канальный распределитель импульсов, где п 6К, К 1, 2, 3 ... дешифратор сп/2 выходами, входы которого соединены с выходами счетчика импульсов, трехканальный коммутатор.

каждый канал которого содержит п элементов И, входы которых являются

входами трехканального коммутатора, выходы всех элементов И в каждом канале соединены с входами элемента

ИЛИ, выходы элементов ИЛИ являются выходами трехканального коммутатора.

трехканальный блок распределения и формирования импульсЪв управления с шестью входными триггерами, выходы

512888676

блока распределения и формирования п/6, (п/6+1)...2/Зп и (2/Зп+1)...п импульсов управления являются выхо- -элементов И второго канала коммутатора подключены соответственно к (п/3+ +1)...п/2, П/2...1 и 1...П/3 выходам 5 дешифратора, вторые входы 1..., п/3, (п/3+1)...5/6п и (5/6п+1)..-п эле-. ментов И третьего канала коммутатора подключены соответственно к П/3...1, 1...П/2 и п/2 ...(п/3+1) выходам дедами устройства, первый вход каждого из п элементов И каждого канала трех- к анального коммутатора соединен с соответствующим выходом распределителя, отличающееся тем, что, с целью повышения надежности,

дешифратор снабжен (п/2+1)-м тактовым - -, ---выходом, в качестве входных триггеровЮ шифратора, Т-вход Т-триггера канала каждого канала трехканального блока - блока распределения и формирования распределения и формирования импуль- импульсов управления соединен соот- сов управления используются R-S-триг- ветственно с п, 2/Зп или п/3 выходом гер и Т-триггер, вторые входы 1.,.u/2 распределителя импульсов, S-вход каж- и (п/2+1)...п элементов И первого 5 дого R-S-триггера соединен с (п/2+1) канала коммутатора подключены соот- выходом дешифратора, а R-вход каждо- ветственно к 1...п/2 и П/2...1 выхо- го R-S-триггера соединен с, выходом дам дешифратора, вторые входы 1... соответствующего канала коммутатора.

п/6, (п/6+1)...2/Зп и (2/Зп+1)...п -элементов И второго канала коммутатора подключены соответственно к (п/3+ +1)...п/2, П/2...1 и 1...П/3 выходам дешифратора, вторые входы 1..., п/3, (п/3+1)...5/6п и (5/6п+1)..-п эле-. ментов И третьего канала коммутатора подключены соответственно к П/3...1, 1...П/2 и п/2 ...(п/3+1) выходам де - -, ---ч

u

4J

tsj Cv

h

r

n

г

JZ

::а

55 a гз 3

«

т .

г

о

Редактор A. Козориз

Составитель В. Миронов Техред А.Кравчук

Заказ 7822/56

Тираж 683

ВНИЙПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

л

5 55 3

Si s «чС;

Чем

г

о

5

s 11 КорректорЕ. Сирохман

Подписное

Изобретение относится к электротехнике и может быть использовано для управления инверторами с широтно- импульсной модуляцией выходного напряжения. Целью изобретения является повышение надежности. На выходах дешифратора форми руются импульсы, продолжительность каждого из которых соответствует интервалу модуляции. Трехканальный коммутатор осуществляет распределение сформированных импульсов. В блоке осуществляется формирование низкочастотных и высокочастотных импульсов управления для транзисторов каждой фазы инвертора. Последовательности симметричных низкочастотных импульсов вырабатываются тремя Т-триггерами. Последовательности высокочастотных импульсов, модулированные по синусоидальному закону, вырабатываются тремя R-S-триггера- ми. 2 ил. О) ю ос 00 30