Устройство для управления транзисторным мостовым инвертором Советский патент 1984 года по МПК H02P13/16 

.дешифратором, входы которого включены параллельно входам второго дешифратора, причем входы каждого i-ro стробирующего элемента И дополнительного блока распределения временных интервалов переменной длительности по временным интервалам равной

,длительности подключены к одноименному выходу первого дешифратора и к (j+AN)-My выходу дополнительного дешифратора, где AN - постоянный коэффициент сдвига порядковых номеров, вторые входы каждой пары элемен

тов И коммутаторов соединены с выходами разноименных элементов ИЛИ, входящих в разные блоки распределения временных интервалов переменной длительности по временным интервалам равной длительности, входы каждого формирователя высокочастотных импульсов управления подключены к выходам элементов ИЛИ соответствующего коммутатора, а вьтход предназначен для подключения эмиттербазового перехода одного из транзисторов другой вертикали инвертора.

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ . ТРАНЗИСТОРНЫМ МОСТОВЫМ ИНВЕРТОРОМ, содержащее блок формирования п временных интервалов равной длительности, включающий последовательно включенные генератор импульсов стабильной частоты, тактирующий триггер, . счетчик импульсов и первый дешифратор, блок формирования временных интервалов переменной длительности, включающий последовательно включенные управляемый генератор импульсов, реверсивный счетчик импульсов, управляющие входы прямого и обратного счета которого подключены к выходам тактирующего триггера, и второй дешифратор , входы которого соединены с разрядными выходами реверсивного счетчика импульсов, блок распределения временных интервалов переменной длительности по временньи интервалам равной длительности, включающий п стробирующих элементов И, входы каждого i-ro из которьк подключены к одноименному выходу первого дешифратора и к j-му выходу второго дешифратора, две группы по п распределительных элементов И, первые входы которых соединены с выходами одноименных стробирующих элементов И, а вторые входы погруппно - с прямым и инверсным выxoдa fИ тактирующего триггера, и первый и второй элементы ИЛИ, входы каждого из которых под.ключены к выходам распределительных элементов И соответствующей группы, формирователь высокочастотных импульсов управления, формирователь низкочастотных импульсов управления, вход которого соединен с первым выходом первого дешифратора, а прямой и ин; версный выходы предназначены для W подключения эмиттер-базовых переходов транзисторов одной из вертикалей (инвертора, два коммутатора, включающих по две пары элементов И, в каждой из которых первый вход одного элемента И подключен к прямому, а первый вход другого элемента И к инверсному выходам формирователя низкочастотных импульсов управления, и по два элемента ИЛИ, входы каждого из которых соединены с выходами элементов И одной из пар, отличающееся тем, что, с целью повьшения надежности путем исключения сквозных токов через транзисторы инвертора, в него введены дополнительные , аналогичные основным блок распределения временных интервалов переменной длительности по временным интервалам равной длительности и формирователь высокочастотных импульсов управления, а блок формирования временных интервалов переменной длительности снабжен дополнительным

Изобретение относится к электротехнике и предназначено для использования преимущественно в транзисторных мостовых инверторах класса D при реализации мощных вторичных источников питания с повьш1енными выходными напряжениями синусоидальной формы.

Известно устройство для управления транзисторным инвертором, содержащее задающий генератор, вЬгход которого подключен к входу генератора пилообразного напряжения и через узел задержки - к входу первого счетного триггера, компаратор, один из входов которого соединен с выходом генератора пилообразного напряжения, а другой вход - с выходом установог ного усилителя и чер.ез первую дифференцирующую цепь - с выходом задающего генератора, импульсный усилитель, вход которого подключен к выходу компаратора и через вторую дифференцирующую цепь - к выходу генератора пилообразного напряжения , а вькод - к входу второго счетного триггера, блоки сложения сигналов, выходы которых через, вспомогательные усилители соединены с разноименными выходами счетных триггеров, а выходы - с эмиттер-ба.зовыми переходами соответствукнцих транзисторов Г13.

Недостаток этого устройства связан с использованием аналоговой элементной базы и проявляется в ограниченной области его практического

применения, не охватывающей, в частности, инверторы класса D, характеризующиеся большой кратностью изменения длительности управляющих сигналов.

Известно устройство для управления транзисторным инвертором, содержащее взаимосвязанные основной

и вспомогательньй реверсивные счетчики импульсов, распределитель импульсов, первый вход которого подключен к дешифрирующему выходу основного реверсивного счетчика импульcoBj блок формирования тактовых интервалов, один из входов которого соединен с выходом вспомогательного счетчика импульсов, а один из выходов - с соответствующим входом вспомогательного реверсивного счетчика импульсов и с вторым входом распределителя импульсов, переключатель кратности, выход которого подключен к соответствующему входу реверсивного счетчика импульсов и к третьему входу распределителя импульсов, аналого-цифровой преобразователь частоты, один из выходов которого соединен с входом переключателя

кратности, преобразователь код частота, входы которого подключены к выходу переключателя кратности и к другим выходам блока формирования тактовьк интервалов и аналогоцифрового преобразователя частоты, а ьрсоды к соответствующим входам блока ормирования тактовых интервалов,аналого-цифрового преобразователя частоты и обоих реверсивных счетчиков импульсов C2i, Недостаток данного устройства заключается в значительной конструктивной сложности. При осуществлении регулирования выходного напряжения инвертора возникает также необходимость корректирования частоты преобразователя код - частота, причем в общем случае по нелинейному закону. Наиболее близким к изобретению по технической сущности является устройство для управления транзистор ным мостовым инвертором, содержащее блок формирования п временных интервалов равной длительности, включающий последовательно включенные генератор импульсов стабильной частоты, тактирующий триггер, счетчик импульсов и первый дешифратор, блок формирования временных интервалов переменной длительности, включающий последовательно включенные управляемьй генератор импульсов, реверсивный счетчик импульсов, управляющие входы прямого и обратного счета которого подключены к выходам тактирующего триггера, и второй дешифратор, входы которого соединены с разрядными выходами реверсивного счетчика импульсов, блок распределения времен ных интервалов переменной длительнос ти, включающий п стробирующих элементов И, входы каждого i-ro из которых подключены к одноименному выходу первого дешифратора и к j-му выходу второго дешифратора, две груп пы по п распределительньсс элементов И, первые входы которых соединены с выходами одноименных стробирующих элементов И, а вторые входы погруппно - с прямым и инверсным выходами тактирующего триггера, и первый и второй элементы ИЛИ, входы каждого из которых подключены к выходам распределительных элементов И соответствующей группы, формирователь высокочастотных импульсов управления, входы которого соединены с выходами элементов РШИ блока распределения временных интервалов переменной длительности по временным интервалам равной длительности, формирователь низкочастотных импульсов управления, вход которого соединен с первым выходом первого дешифра тора, а прямой и инверсный выходы предназначены для подключения, эмиттер-базовых переходов транзисторов одной из вертикалей инвертора, два коммутатора, включающие по две пары элементов И, в каждой из которых первьй вход одного элемента И под;ключен к прямому, а первый вход другого элемента И к инверсному выходам формирователя низкочастотных импульсов управления, второй вход одного элемента И соединен с прямым, а второй вход другого элемента И с инверсным выходами формирователя высокочастотных импульсов управления, и по два элемента ИЛИ, входы каждого из которых соединены с выходами элементов И одной из пар, а включенные параллельно выходы предназначены для подключения эмиттер-базового перехода одного из транзисторов другойвертикали инвертора ti 3 X Недостаток известного устройства определяется низкой надежностью, обусловленной большими сквозными токами через транзисторы вертикалей инвертора при их переключениях, особенно в режиме класса D и при использовании для питания инвертора повышенных напряжений. Целью изобретения является повышение надежности управления путем исключения сквозных токов через транзисторы инвертора. Поставленная цель достигается тем, что в устройство для управления транзисторным мостовым инвертором, содержащее блок формирования п временных интервалов равной длительности, включающий последовательно включенные генератор импульсов стабильной частоты, тактирующий триггер, счетчик импульсов и первый дешифратор, блок формирования временных интервалов переменной длительности, включающий последовательно включенные управляемый генератор импульсов, реверсивный счетчик импульсов, управляющие входы прямого и обратного счета которого подключены к выходам тактирующего триггера, и второй дешифратор, входы которого соединены с разрядными вькодами реверсивного счетчика импульсов, блок распределения временных интервалов переменной длительности по временным интервалам равной длительности, включающий п стробирующих элементов И, входы каждого i-ro из которых подключены к одноименному вькоду первого дешифратора и к j-му выходу второго де.шифратора, две группы по п распределительных элементов И, первые входы которых соединены с выходами одноименных стробирующих элементов И, а вторые входы погруппно с прямым и инверсным выходами тактирующего триггера, и первый и второй элементы И.ПИ, выходы каждого из которых подключены к выходам распределительньпс элементов И соответствующей группы, формирователь высокочастотных импульсов управления, формирователь низкочастотных импульсов управления, вход которог соединен с первым выходом первого дешифратора, а прямой и инверсньй выходы предназначены для подключения эмиттер-базовых переходов транзисторов одной из вертикалей инвертора, два коммутатора, включающих по две пары элементов И, в каждой из котор ых первьй вход одного элемента И подключен к прямому, а первьй вход другого элемента И к инверсному выходам формирователя низкочастотных импульсов управления, и по два элемента ИЛИ, входы каждого из которых соединены с выходами элементов И одной из па введены дополнительные, аналогичны основным блок распределения временных интервалов переменной длительности по временным интервалам равной длительности и формирователь высокочастотных импульсов управления,, а блок формирования временных интервалов переменной длительности снабжен дополнительным дешифратором, входь которого включены параллельно-входам второго дешифратора, причем входы каждого i-ro стробирующего элемента И дополнительного блока распределения временных интервалов переменной длительности по временным интервалам ра)зной длительности подключены к одноименному вькоду первого дешифратора и к (j+UN)-My выходу дополнительного дешифратора, где 4N - постоянньй коэффициент сдвига порядковых номеров, вторые входы каждой.пары элементов И коммутаторов соединены

,с выходами разноименных элементов ИЛИ, входящих в разные блоки

распределения временных интервалов переменной длительности по временным интервалам равной длительности входы каждого формирователя высокочастотных импульсов управления подключены к выходам элементов ИЛИ

соответствующего коммутатора, а выход предназначен для подключения эмиттер-базовйго перехода одного из транзисторов другой вертикали, инвертора.

На фиг. 1 предствлена укрупленная структурная схема предложенного устройства для управления транзисторным мостовым инвертором, работающим в классе D; на фиг. 2 - развернутая функциональная схема устройства; на фиг. - временные диаграммы сигналов на выходах отдельных блоков (индексы при напряжениях на выходах функциональных блоков соответствуют цифровым позициям этих блоков на фиг. 1,2).

Устройство содержит блок. 1 (фиг, 1) форми1 ования п временных интервалов равной длительности, блок 2 формирования временных интервалов переменной длительности, блоки 3 и 4 распр.еделения временных интервалов переменной длительности по временным интервалам равной длительности, формирователь 5 низкочастотных импульсов управления, коммутаторы 6 и 7 и формирователи 8 и 9 высокочастотных импульсов управления. В состав устройства входят также вспомогательные усилители 10-12 мощности, обеспечивающие, помимоусиления, требуемую гальваническую развязку цепей управления. Позицией 13 на структурной схеме обозначен управляемый инвертор. .

Блок 1 формирования п временных интервалов равной длительности включает в себя последовательно 0 включенные генератор 14 (фиг. 2) импульсов стабильной частоты, так тирующий триггер 15, счетчик 16 импульсов и дешифратор 17. Блок 2 формирования временных интервалов 5 переменной длительности включает в себя последовательно включенные управляемый(напряжением обратной связи V ) генератор 18 импульсов, реверсивный счетчик 19 импульсов,

0 управляющие входы прямого и обратного счета которого подключены к вы

ходам тактирующего триггера 15, и дешифраторы 20 и 21, входы которых параллельно соединены с разрядными выходами счетчика 19. Блоки 3 и 4 распределения временных интервалов переменной длительности по временным интервалам равной длительности включают в себя соответственно стробирующие элементы И 22.1-22.П и 23.1-23.П группы распределительных элементов И 24.1-24.п, 25.1-25.П-И 26.1-26.п, 27.1-27.п, элементы ИЛИ 28, 29 и 30, 31. Входы каждого i-ro из стробирующих элементов И 22.1-22.П подключены к одноименному выходу дешифратора 17 и к j-му выходу дешифратора 20. Входы каждого i-ro из стробируюш их элементов 23.1-23.п подключены к одноименному выходу дешифратора 17 и к (j+4N)-My выходу дешифратора 21 (aN - постоянный коэффициент сдвига порядковых номеров). Первые входы распределительных элементов И 24.124.п, 25.1-25.п и 26.1-26.п, 27.127.п соединены с выходами одноименных стробирующих элементов И 22.122.п и 23.1-23.П, а вторые погруппно - с прямым и инверсным выходами тактирующего триггера 15. Входы элементов ИЛИ 28, 29 и 30, 31 подключены к выходам соответствуюш;их групп разделительных элементов И 24..124.п, 25.1-25.п и 26.1-26.п, 27.127.п. Коммутаторы 6 и 7 включают в себя соответственно пары элементов И 32-33, 34-35 и 36-37,. 38-39, элементы ИЛИ 40,41 и 42,43. В каждой из упомянутых пар элементов И первый вход одного элемента И подключен к прямому, а первый вход другого эле мента И к инверсному выходам формиро вателя 5 низкочастотных импульсов управления, а вторые входы каждой пары элементов И соединены с выходами разноименных элементов ИЛИ 28-31, входящих в разные блоки 3,4 распределения временных интервалов перемен ной длительности по временным интервалам равной длительности. В частнос ти, вторые входы элементов.И 32,33 соединены с выходами соответственно элементов ИЛИ 28,31, вторые входы элементов И 34,35 - с выходами .соответственно элементов ИЛИ 29,30, вторые входы элементов И 36,37 - с выхо дами соответственно элементов ИЛИ 31 28, вторые входы элементов И 38,39 с выходами соответственно элементов ИЛИ 30,29. Входы каждого из элементов ИЛИ 40-43 соединены с выходами одной из пар элементов И 32-39, а именно, входы элеме та ИЛИ 40 соединены с выходами элементов И 32,33, входы элемента ИЛИ 41 - с выходами элементов И 34, 35, входы элемен, та ИЛИ 42 - с выходами элементов И 36,37, входы элемента ИЛИ 43 с выходами э.лементов И 38,39.Входы формирователя 8 высокочастотных импульсов управления подключены к выходам элементов ИЛИ 40,41, а входы формирователя 9 высокочастотных импульсов управления - к выходам элементов ИЛИ 42,43. Прямой и инверсный выходы формирователя 5 низкочастотных импульсов управления предназначены для подключения эмиттер-базовых переходов транзисторов одной из вертикалей инвег--ора 13 через усилитель 10 мощности с раздельными выходами. Выходы формирователей 8 и 9 высокочастотных импульсов управления предназначены для подключения эмиттер-базовых переходов транзисторов другой вертикали инвертора 13 через усилители 11 и 12 мощности. Устройство работает следующим образом. В блоке 1 формирования п временных интервалов равной длительности циклически вырабатывается совокупность из п равньк по величине временных интервалов п (фиг. За), суммарная продолжительность которых в пределах каждого цикла точно соответствует половине требуемого периода Т выходного напряжения инвертора. Число п в принципе может быть выбрано как четным так и нечетньм что в конечном счете обуславливает весьма незначительную разницу в спектральном составе выходного напряжения инвертора. Из практических соображений C учетом широкого использования элементов вычислительной техники, работающих в двоичном коде, удобнее общее количество интервалов п за цикл выбирать четным, например, равным 16. Однако для большей наглядности временные диаграммы ,(фиг. 3) изображены для случая нечетного п, при котором Т , в точках т по ОСИвремени расположены не границы двух соседних интервалов, а середины соответствующих интерваль,ных участков. Стабильность периода Т выходного напряжения инвертора 13 определяется стабильностью суммарной продолжительности интервалов, которая поддерживается на высоком уровне благодари наличию в блоке 1 стабильного по частоте генератора 14 импульсов. Функционирование блока 2 формирования временных интервалов переменной длительности базируется на априррном подборе для совокупности п временных интервалов равной длительности двух совокупностей их п градаций, т.е. двух рядов натуральных чисел, отличающихся друг от друга в порядке следования интервалов по синусоидальному закону с условием, что числа одного ряда превышают другого ряда на величину 4N, пропорциональную времени рассасывания избыточных носителей в базах транэис торов инвертора 13. Если, в частности, п 16 и, следовательно, угловой диапазон одного интервала соответствует , то для углов, относящихся к серединам интервалов, можно подобрать следующие числовые ряды: 3,8,13,18,22,25,27,28,28,27,25,22, 18,13,8,3 и 4,9,14,19,23,26,28,29, 29,28,26,23,19,14,9,4. Максимальные числа в указанных рядах (28 и 29) характеризуют собой точность приближения указанных совокупностей града- ций к синусоидальному закону и ограничиваются лишь общими количествами выходов в дешифраторах 20, 21, с помощью которых осуществляется фиксация выбранных числовых рядов. Длительности, соответствующие зафиксированным градациям, формируются входящим в состав блока 2 реверсивным счетчиком 19 импульсов, который под действием сигналов с одного из выходов тактирующего триггера 15 бло ка I-BO вторую половину каждого интервала осуществляет суммирование импуль сов, генерируемых генератором 18, а в первую половину производит их вы читание. В серединах интервалов осуществляется сброс счетчика. В. резуль тате в течение каждого интервала на всех выходах блока 2 импульсы появля ются дважды (фиг. 36), причем импуль сы Uj с выходов дешифратора 20 оказы ваются ближе смещенньпчик середине интервала, чем импульсы U с ВЬЕХОДОВ дещифратора 21. Временной промежуток между импульсами на том или ином Ьыходе блока 2 и характеризует собой формируемую длительность. Общее чис-ло импульсов на каждом интервале как для одной, так и для другой группы выходов соответствует 2п, а количест во сформированньк временных промежутков в пределах каждой группы выходов составляет п. Блоки 3 и 4 распределения временных интервалов переменной длительнос ти ло временным интервалам равной длительности являются в сущности логическими функциональными узлами и осуществляют указанное распределение под действием сигналов с выходов тактирующего триггера 15 блока 1. Размещенные по интервалам длительности, т.е. временные промежутки между импульсами Uj и , а также U и v (фиг. Зв, г) изменяются от интервала к интервалу по синусоидальному закону. . Формирователь 5 низкочастотных импульсов управления под дейс.твием сигнала с первого выхода дешифратора 17 блока 1 вырабатывает симметричные прямоугольные сигналы Uj и Uc, сдвинутые друг относительно друга на 180°(фиг.Зд). Эти сигналы, во-первых, используются для управления транзисторами одной из вертикалей 13, а, во-вторых, обеспечивают противофазное с частотой выходного напряжения управление, коммутаторами 6 и 7. Последними производится разделение образованных на выходах блоков 3 и 4 временных промежутков -Hft две независимые последовательности с чередуюТщимися через совокупностями импульсов Uj, Uj и и,,и (выходные сигналы коммутаторов 6 и 7 не отображены) Формирователи 8 и 9 высокочастотных импульсов управления, воспринимая сигналы с выходов коммутаторов 5, 65 воспроизводят в итоге широтномодулированные сигналы Ug, Ug с череТдующимися через г совокупностями импульсов, подвергнутых модуляции по разным законам. Одна из совокупностей импульсов имеет.синусоидальный закон модуляции (псевдосинусоидальные сигналь:) , а другая (1- 81п)-й закон (фиг. Зе, ж). Сигналы Up, Ug исполь- зуются для управления транзисторами другой вертикали инвертора 13, на выходе которого фильтром низких частот (не показан) выделяется в итоге синусоидальный сигнал (фиг. Зз). Анализ временных диаграмм (фиг. Зе,ж) -показьгоает, что при практическом использовании устройства импульсы управления, поступающие на эмиттер-базовые переходы транзисторов инвертора 13, переключающихся с высокой частотой, не перекрываются в моменты переключения, при этом длительность бестоковых пауз может в каждом случае устанавливаться оптимальной с учетом времени рассасывания избыточных норителей в базах транзисторов, определяемого выбранным режимом инвертора 13 и типом примененных транзисторов. Предложен110200912 ное устройство позволяет, таким образом, производить эффективное исключение сквозных токов и тем самым обеспечивает повьпаенную надежность управления транзисторным мостовым инвертором.