Матричный накопитель информации Советский патент 1987 года по МПК G11C11/14 

Изобретение относится к вычислительной технике и может быть использовано при построении устройств хранения дискретной информации.

Целью изобретения является повышение надежности матричного накопителя информации и снижение потребляемой мощности.

На чертеже изображена конструкция предлагаемого накопителя.

Матричный накопитель информации содержит магнитоодноосную пленку I, в которой сформированы запоминающие ячейки 2 в виде непротравленных участков прямоугольной формы шириной и длиной, равными соответственно полупериоду и периоду полосовой доменной структуры, расположенных по строкам и столбцам матрицы. На пленке 1 размещены горизонтальные токовые проводники 3 управления петлеобразной формы и вертикальные токовые проводники 4 управления прямолинейной формы. Проводники 3 подключены к дешифратору 5, а проводники 4 - к дешифратору 6 и блоку 7 усилителей, управляющие входы которых подключены

к коммутатору 8.

Предлагаемый накопитель работает следующим образом.

Нулевое информационное состояние характеризуется однодоменным, а единичное - двухдоменными состояниями ячейки 2. Запись нулевой информации осуществляется с помощью токовых им . пульсов, поступающих в токовые проводники 3 из дешифратора 5, а запис единичной информации в произвольную ячейку накопителя - путем одновременной подачи импульса тока в проводники 3 и 4 из дешифраторов 5 и 6, Для обновления информации необходимо записать О по выбранным адресам ячеек 2 памяти с последзтощей записью в них 1.

Считывание информации происходит следующим образом.

С помощью коммутатора 8 переключают проводники 4 с выходов дешифратора 6 на входы блока 7 усилителей.

Редактор А.Шулла

Составитель Ю.Розенталь Техред А.Кравчук

Заказ 622/58 Тираж 590Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

Импульсы тока считывания из дешифратора 5 падают в один из петлеобразных токовых проводников 3. Если в какой-то ячейке этой строки записана Ч , то в этой ячейке происходит смещение доменной границы, а поля рассеяния доменов наводят ЭДС, в находящемся над этой ячейкой проводнике 4. Наведенная ЭДС усиливается блоком 7 усилитедей и принимается за считанную 1. В случае, когда в ячейке записан О, смещение доменной границы не происходит,-ЭДС в находящемся над ячейкой проводнике 4 не наводится и считанная информация принимается за О. I

20

25

При размерах запоминающей ячейки (20-10) мкм % ширине проводника 4, равной 2 мкм, частоте тока возбуждения в проводнике 3, равной 20 МГц, выходной сигнгш составляет 0,5 мВ.

Формула изобретения

30

Матричный накопитель информации, содержакций магнитоодноосную пленку, на которой расположена координатная сетка токовых проводников управления , отличающийся тем, что, с целью повышения надежности матртшого накопнтеля информации и снижения потребляемой мощности, в магнитоодноосной пленке сформированы

35 запоминающие ячейки в виде непротравленных участков прямоугольной формы, шириной и длиной, равными соответственно полупериоду и периоду полосовой доменной структуры магнитоодно40 осной пленки, расположенных по строкам и столбцам матрицы вертикальные токовые проводники управления выпонены прямолинейной формы и располо- жень над непротравленными участками

45 пленки соответствующих столбцов матрицы, а горизонтальные токовые проводники управления выполнены петлеобразной формы и магнитосвязаны с непротравленными участками пленки

50 соответствуювп х строк матритты.

Корректор В.Бутяга

Изобретение относится к вычислительной технике и может быть использовано при построении устройств хранения дискретной информации. Целью изобретения является повьшю- ние надежности матричного накопителя и снижение потребляемой мощнос/ ти. Матричный накопитель информации содержит магнитоодноосную пленку 1, в которой сформированы запоминающие ячейки 2 в виде непротравленных участков прямоугольной формы шириной и длиной, равными соответственно полупериоду и периоду полосовой доменной структуры, расположенных по строкам и столбцам матршда. На пленке 1 размещены горизонтальные токовые проводники 3 управления нитеобразной формы и вертикальные токовые проводники 4 управления прямолинейной формы. Проводники 3 подключены к дешифратору 5, а проводники 4 подключены к дешифратору 6 и блоку 7 усилителей, управляющие входы которых подключены к коммутатору 8. 1 ил. (Л / / СО Сд 4i i4 00