Многоканальное устройство приоритета Советский патент 1987 года по МПК G06F9/50 

Изобретение относится к вычислительной технике, в частности к устройствам приоритетного обслуживания запросов.

Цель изобретения - сокращение оборудования.

На фиг.1 приведена структура уст- дзойства; на фиг. 2 - информация в одном из блоков памяти при использовании в качестве таких блоков ассоциативных запоминающих устройств; на фиг.З - то же, при использовании адресных запоминающих устройств.

Устройство (фиг.1) содержит последовательно соединенные каналы 1, каждый из которых включает регистр 2 запросов, блок 3 памяти, коммутаторы .4 и 5 и схему сравнения 6, входы 7 запросов и выходы 8 и 9 устройства Посл«гдний канал 1 (нижний по схеме) не содержит коммутаторов и схемы сравнения.

Устройство работает следующим образом.

Перед началом работы в блоки 3 памяти записываются номера соответствующих запросов и их приоритеты. На фиг.2 показан один из регистров 2 запросов, входам 7 которого присвоены номера К, М и Р и приоритеты П„, П„ и Пп соответственно. В каче кстве

м и Пр блока 3 памяти использовано ассоциативное запоминающее устройство например, программируемая логическая матрица (при отсутствии необходимости смены информации в блоках .памяти). Если в разряд М регистра 2 поступает запрос (т.е. этот разряд устанавливается в единицу), то не- зависимо от других разрядов регистра 2 из блока 3 памяти будет считана верхняя (на фиг.2) ячейка, содержащая номер М и приоритет Пд, данного запроса, (знак X на фиг.2 означает макснрование). Значение Р и П будут считаны из блока 3 памяти лшпь тогда если в момент прихода запроса на вход Р в разряде М регистра 2 будет записан ноль, а значение К и П - если нули будут в разрядах М и Р регистра 2, т.е. при любой комбинации запросов в регистре 2 из блока 3 памяти будет считан номер и код приоритета наиболее приоритетного запроса.

На фиг.З показана реализация блока 3 памяти на адресном запоминающем устройстве. Здесь выходы регист

5

0

5

ра 2 подключаются к адресным входам блока 3 памяти. Значения М и Пд, наиболее приоритетного запроса записываются в те ячейки памяти, двоичный код адреса которых содержит единицу в разряде М, независимо от значений других разрядов адреса, а значения К и запроса с низщим п иоритетом записываются в та ячейки блока 3, двоичный код адреса которых содержит единицу в разряде К и нули в остальных разрядах.

В обоих случаях (и на фиг.2, и на фиг.З) считается, что более приоритетный запрос имеет большее значение кода приоритета. Нулевой код приоритета означает отсутствие запросов.

С приходом на регистры 2 (фиг.1) запросов, устанавливающих соответствующие разряды этих регистров в единицу, из блоков 3 памяти считываются номера и коды приоритетов наиболее приоритетных (для каждого из блоков) запросов. Коды приоритетов запросов с вторых выходов блоков 3 памяти поступают на первые входы схем сравнения, на вторые входы которых поступают коды приоритетов из соседних (нижних на фиг.1) каналов 1. Каждая схема сравнения формирует на своем выходе сигнал, поступающий на управляющие входы коммутаторов 4 и 5 и разрешающий пе5 редачу через них наибольшего из

сравниваемых кодов приоритетов. Таким образом, на выходы В и 9 устройства, спустя время переходных процессов, в цепочке последовательно включенных коммутаторов и схем сравнения, поступают коды номера и приоритета наиболее приоритетного запроса, поступившего в один из регистров 2 .с входов 7.

5

Формула изобретения

Многоканальное устройство приоритета,- содержащее N каналов (N-число

0 запросных входов устройства), i-й

канал (,N) содержит регистр запросов, а j-й канал (, (N-1) содержит схему сравнения, причем i-й запросный вход устройства соединен с

5 информационным входом регистра запросов i-ro канала, отличающееся тем, что, с целью сокращения оборудования, i-й канал содержит блок памяти, а j-й канал - два коммутато0

0

31

pa, выход регистра запросов i-ro канала соединен с входом блока памяти i-ro канала, выхоД Больше схемы сравнения i-ro канала соединен с управляющими входами первого и второго коммутаторов i-ro канала, первая группа выходов блока памяти j-го канала соединена с первой группой информационных входов первого коммутатора j-ro канала, вторая группа выходов блока памяти j-ro канала соеди нена с первой группой информационных входов второго коммутатора j-ro канала и первой группой входов схемы сравнения j-ro канала, первая группа выходов блока памяти N-ro канала соединена с второй группой информационных входов первого коммутатора (N-l)-ro канала, вторая группа

Ассоц. Инсрормац. часть часть

987484

выходов блока памяти N-ro канала соединена с второй Группой входов схемы сравнения (N-l)-ro канала и с второй группой информационных вхог дов второго коммутатора (N-O-ro канала, выходы первого коммутатора К-го канала (, N) соединены с второй группой информационных входов первого коммутатора (К-1)-го канала,

/О а выходы первого коммутатора первого канала являются первой группой выходов устройства, выходы второго коммутатора К-го канала соединены с второй группой информационных входов

f5 второго коммутатора (К-1)-го канала и с второй группой входов схемы сравнения (К-1)-го канала, выходы второго коммутатора первого канала являются второй группой выходов устройства.

Адрес индюрмация

Изобретение относится к вычислительной технике и может использовать ; Lh: ся в системах прерывания ЭВМ. Цель изобретения - сокращение оборудования. Устройство содержит последовательно соединенные каналы 1, каждый из которых состоит из регистра 2 запросов, блока 3 памяти и, кроме последнего канала, двух коммутаторов 4 и 5 и схемы 6 сравнения. Входы регистров являются бходами запросов, а выходы первого канала - выходами устройств. Уменьшение аппаратных затрат, ведет к повышению однородности структуры устройства, более простому наращиванию числа запросных входов. 3 ил. 8 .9 (Л с Фиг.7

2

Фиг. 2

т

Фиг.д

Редактор Е. Папп

Составитель М, Сорочан

Техред М.Ходанич Корректоре. Шекмар

Заказ 890/51Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4