Устройство для обслуживания запросов Советский патент 1990 года по МПК G06F9/50 

Изобретение относится к вычислительной технике и может быть использовано в составе управляющей системы для обеспечения индивидуального и синхронного группового обслуживания запросов различных устройств.

Целью изобретения является повышение быстродействия и расширение функциональных возможностей устройства за счет введения приоритетов между запросами, готовыми к обработке.

На фиг.1 представлена структурная схема предлагаемого устройства; на фиг.2 - схема блока управления, пример реализации; на фиг.З - схема блока анализа, пример реализации; на фиг.4 схема блока опроса, пример

реализации; на фиг.5 - схема блока хранения запросов, пример реализации; на фиг.6 - распределение тактовых импульсов (ТИ) устройства.

Устройство обслуживания запросов содержит блок 1 управления, группу блоков 2,-2и анализа, блок 3 опроса, блок 4 хранения запросов, управляющие входы 5-10, вход сброса 11, информационные выходы 12 и 13 устройства, внутренние шины 14-19 устройства, входы 20 и 21 подключения внешних устройств.

Блок 1 управления (фиг.2) содержит элемент И 22, элемент ИЛИ-НЕ 23, триггер 24 со счетным входом, элемент НЕ 25, элемент ИЛИ 26, группу элементов И 27, триггер 28.

сл

со с&

СО 00

со

Каждый блок 2 анализа (фиг.З) содержит схему 29 сравнения, триггер 30 готовности, элемент НЕ 31, элемент И 32, элемент ИЛИ 33.

Блок 3 опроса содержит (фиг.4) элемент ИЛИ-НЕ 34, группу элементов 2И-ИЛИ 35, элемент ИЛИ 36, узел 37 стековой памяти, элемент И 38 и 39, регистры 40 ,,-40 к, группу элементов ИЛИ 41 и группу элементов ИЛИ 42.

Блок 4 хранения запросов (фиг.З) содержит схемы 43 сравнения, элементы И 44-46, приоритетную память 47 запросов на основе триггеров 48, элементов И 49-51, элементов ИЛИ 52, шифратор 53, регистр 54 номера группы, элемент ИЛИ 55.

Устройство работает следующим об- разом.

На этапе подготовки, который задается единичным потенциалом на шине 6, необходимо занести в узел стековой памяти номера групп, участвующих в опросе. Единичный потенциал шины 6 разрешает работу первых схем И всех элементов 2И-ИЛИ 35, одновременно нулевой уровень с элемента ИЛИ-НЕ 34 запрещает работу вторых схем И элементов 2И-ИЛИ 35. Этим же сигналом с шины 6 удерживаются в состоянии логи(

ческой 1 все элементы ИЛИ 42. По шине 8 через элементы 2И-ИЛИ 35, И 38 на вход регистра 40 поступает первый код номера группы, который при подаче сигнала записи по шине 7 запоминается в первом регистре 404 узла стековой памяти. Далее на шине 8 устанавливается код следующей группы и по сигналу записи осуществляется сдвиг содержимого узла стековой памяти и запись очередного кода номера группы в регистре 40«. Таким образом загружаются все номера групп. В случае, если число групп, участвующих в опросе , меньше длины узла стековой памяти, то вначале загружаются коды существующих групп, а в остальные регистры записывается нулевой код, причем первым записывается код последней группы. По окончании загрузки кодов номеров групп на шине 6 устанавливается уровень логического 0 , который разрешает работу элементов ИЛИ 42, и, поступая на вход первых схем элементов 2И-ИЛИ 35, закрывает его. Элементы ИЛИ 42 исключают регистры, в которых записан нулевой код, из цикла опроса. Таким образом, длина

узла стековой памяти запоминающего зависит от числа групп, участвующих в опросе.

. По сигналу .Пуск, поступающему по шине 10, устанавливается в 1 триггер 28, который разрешает прохождение синхросерии с шины 9 на группу элементов И 27, формирующих тактовые

Q импульсы для работы всего устройства обслуживания запросов. Первый тактовый, импульс по шине 18 поступает в блок 3 опроса и осуществляет сдвиг содержимого узла 37 стековой памяти.

5 Таким образом, на выходе регистра 40 устанавливается ,код первой группы.

Схемы 29 сравнения всех блоков 2 анализа и запуска сравнивают код ноQ мерл группы, поступающий из блока опроса, с номером группы, пр своен- ным данному внешнему устройству, приходящего От него по шине 20. В тех блоках 2 анализа, которые не принад5 лежат к опрашиваемой группе, на выходе схемы 29 сравнения присутствует нулевой потенциал, а на выходе элемента ИЛИ 33 - единичный потенциал. В блоках 2 анализа, где произошло сравнение кодов номеров групп, производится анализ запроса внешнего устройства. Если оно выдало запрос, то по шине 21 производится установка в 1 триггера 30 готовности. Принадлежность внешнего устройства к данной группе и его готовность приводит к появлению единичного сигнала на выходе элемента И 32 и выдачи элементом ИЛИ 33 на шину 14 готовности единичного потенциала. Если внешнее устройство принадлежит группе, но не готово, элемент ИЛИ 33 выдает нулевой потенциал на шину 14. Возможны две ситуации: все внешние устройства, принадлежащие к группе; хотя бы одно внешнее устройство,принадлежащее опрашиваемой группе не готово.

Рассмотрим в отдельности эти ситуации. Если все внешние устройства готовы, то по шине 14 в блок 4 хранения запросов выдается единичный сигнал готовности группы. Схемы 43 сравнения выбирают ячейку приоритетной памяти 47 запросов, в которую по

5 второму тактовому импульсу с шины 15 записывается запрос группы. По третьему тактовому импульсу при наличии разрешающего сигнала на шине 5 в ре0

5

0

5

0

51536

гистр 54 номера группы происходит запись номера наиболее приоритетной группы иди числа групп, выдавших запрос. По четвертому тактовому импульсу, поступающему по входу J7, происходит сброс триггера, из которого был считан запрос. Далее цикл опроса повторяется. Тактовым импульсом по шине 18 осуществляется сдвиг содержи- мого узла стековой памяти, на выходе регистра 40 к устанавливается код следующей группы. Отработанный код номера группы теряется, так как единичным сигналом по шине 14 готовности закрывается вторая схема И элемента 2И-ИЛИ 35 и перезаписи кода не происходит. Б первый регистр 40 записывается нулевой код и схема ИЛИ 42 исключает его из следующего цикла опроса.

Если хотя бы одно внешнее устройство, принадлежащее к опрашиваемой группе, не выдало запрос, то единичный сигнал по шине 14 не вырабатывает ся и записи запроса в приоритетную память 47 не происходит, но из нее может быть выбран на обработку ранее записанный запрос. По приходу очередного тактового импульса по шине 18 происходит перезапись неотработанного кода номера группы из регистра 40 в регистр 40|. Когда все группы будут опрошены и запросы всех групп обработаны, триггер 28 обнулится и прекратится выдача тактовых импульсов. Устройство обслуживания запросов остановится.

Формула изобретения

1. Устройство для обслуживания запросов, содержащее К блоков анализа (К - число запросных входов устройства) , блок управления и блок опроса, причем первый кодовый вход каждого блока анализа соединен с кодовым выходом блока опроса, вход установки режима которого соединен с входом установки режима устройства, вход за- писи - с входом записи устройства, кодовый вход блока опроса соединен с кодовым входом устройства, первый тактовый выход блока управления соединен с тактовым входом блока опроса, вход пуска блока управления соединен с пусковым входом устройства, второй кодовый вход каждого блока анализа соединен с соответствующим входом

Q 5

5 0

Q

г Q

5

группы кодовых входов устройства, информационный вход каждого блока ана- лиза соединен с соответствующим входом группы запросных входов устройства, причем каждый блок анализа содержит схему сравнения, триггер, элемент НЕ, элемент И и элемент ИЛИ, в каждом блоке анализа первый кодовый вход блока анализа соединен с первым входом схемы сравнения, выход Равно которой соединен с входом элемента НЕ и с первым входом элемента И, второй вход которого соединен с выходом триггера, нулевой вход которого соединен с входом сброса блока анализа, а единичный вход - с информационным входом блока анализа, первый и второй входы элемента ИЛИ соединены соответственно с выходом элемента НЕ и выходом элемента И, блок опроса содержит элемент ИЛИ, группу коммутаторов и узел стековой памяти, причем в блоке опроса первый вход элемента ИЛИ соединен с входом записи блока опроса, второй вход элемента ИЛИ соединен с тактовым входом блока опроса, выход элемента ИЛИ соединен с тактовым входом узла стековой памяти, первый управляющий вход каждого коммутатора группы соединен с входом установки режима блока опроса, первый информационный вход каждого коммутатора группы соединен с кодовым входом блока опроса, группа выходов узла стековой памяти соединена с вторыми информационными входами соответствующих коммутаторов группы, отличающееся тем, что, с целью расширения функциональных возможностей за счет введения приоритетов между запросами, в него введены блок хранения запросов, содержащий группу схем сравнения, шифратор, регистр, первый и второй элементы И, эпемент ИЛИ, группу триггеров, первую, вторую, третью и четвертую группы элементов И, группу элементов ИЛИ, а в блок опроса - элемент ИЛИ-НЕ, причем в блоке опроса выход элемента ИЛИ-НЕ соединен с вторыми управляющими входами коммутаторов группы, первый вход элемента ИЛИ-НЕ соединен с входом установки режима блока опроса, а второй вход элемента ИЛИ-НЕ соединен с входом готовности блока опроса, в блоке хранения запросов кодовый вход блока хранения запросов соединен с первым входом всех схем

Сравнения группы, вторые входы которых являются входами кодов приорите- fa блока хранения запросов, выходы фхем сравнения группы соединены с пер йыми входами соответствующих элемен- Гов И первой группы, вторые входы Элементов И первой группы соединены С входом готовности блока хранения Запросов, выходы элементов И первой руппы соединены с единичными входа- ijm соответствующих триггеров группы, йрямой выход j-ro () триггера соединен с первым входом (j-l)-ro флемента И второй группы, второй вход 1f-го ((К-2)) элемента И второй Группы соединен с первым входом г-го Элемента И третьей группы и с выходом (r-l)-ro элемента И третьей группы, Јторой вход первого элемента И вто- рой группы соединен с инверсным вы- содом первого триггера и первым входом второго элемента И второй группы, торой вход (K-l)-ro элемента И второй группы соединен с выходом ()-г элемента И третьей группы, инверсный Выход г-го триггера соединен с вторым входом r-го элемента И третьей Группы, прямой выход первого триггера группы соединен с первым входом шиф- ратора и первым входом первого элемента И четвертой группы, выход (j-l)-ro элемента И второй группы соединен с первым входом j-ro элемента i четвертой группы и с j-м входом Шифратора, вторые входы элементов И Четвертой группы соединены с выходом первого элемента И блока хранения запросов, выход 1-го (,К) элемента И четвертой группы соединен с пер- вым входом 1-го элемента ИЛИ группы, выход которого соединен с нулевым входом 1-го триггера, выходы шифратора соединены с информационным входом регистра и входом элемента ИЛИ, выход которого соединен с выходом подтверждения запроса блока хранения запроса и выходом подтверждения запроса устройства, выход регистра соединен с кодовым выходом блока хранения запросов и кодовым выходом устройства, вход записи регистра соединен с выходом второго элемента И блока хранения запросов, первые входы первого и второго элементов И блока хранения запро

сов соединены с входом разрешения блока хранения запросов и входом разрешения устройства, вторые входы элементов ИЛИ группы соединены с входом

- ,, 5 Q -.

5

0

5

сброса блока хранения запросов, тактовые входы триггеров группы соединены с первым тактовым входом блока хранения запросов, второй и третий тактовые входы которого соединены соответственно с вторыми входами второго и первого элементов И блока хранения запросов, выходы элементов ИЛИ блоков анализа объединены по схеме Монтажное И и соединены с,входом готовности блока хранения запросов и входом готовности блока опроса, входы сброса блока управления, блоков анализа и блока хранения запросов соединены с входом сброса устройства, второй, третий и четвертый тактовые выходы блока управления соединены соответственно с первым, вторым и третьим тактовыми входами блока хранения запросов, кодовый вход блока хранения запросов соединен с кодовым входом блока управления и кодовым выходом блока опроса, вход подтверждения запроса блока управления соединен с выходом подтверждения запроса блока хранения запросов, вход синхронизации блока управления соединен с входом синхронизации устройства.

2. Устройство по п.1, отличающееся тем, что, с целью повышения быстродействия, узел стековой памяти содержит М-1 блоков элементов ИЛИ, М-1 элементов ИЛИ, М-1 / коммутаторов (М - глубина стека), группу N-разрядных регистров, N , причем n-й () вход первой группы информационных вьйходов 1-го коммутатора ((М-1)) соединен с информационным входом n-го разряда 1-го регистра группы, n-й выход второй группы информационных выходов 1-го коммутатора соединен с первым входом n-го элемента ИЛИ 1-го блока элементов ИЛИ, выход n-го элемента ИЛИ q-го ((№-2)) блока элементов ИЛИ соединен с n-м информационным входом (q+l)-ro коммутатора, второй вход n-го элемента ИЛИ 1-го блока элемента ИЛИ соединен с n-м выходом 1-го регистра группы и п-м входом 1-го элемента ИЛИ группы, (п+1)-й вход которого соединен с входом режима узла стековой памяти и входом установки режима блока опроса, а вы.- ход - с управляющим входом 1-го коммутатора, выход элемента ИЛИ (М-1)-го блока элементов ИЛИ соединен с n-м информационным входом М-го единены с выходами узла стековой па-г регистра группы, выходы которого со- мяти.

Изобретение относится к вычислительной технике и может быть использовано в составе управляющей системы для обеспечения индивидуального и синхронного группового обслуживания запросов различных устройств. Целью изобретения является повышение быстродействия и расширение функциональных возможностей устройства за счет введения приоритетов между запросами, готовыми к обработке. Устройство обслуживания запросов содержит блок управления, блоки анализа, блок опроса и блок хранения запросов. Повышение быстродействия достигается за счет совмещения процесса анализа еще не обнаруженных запросов с обработкой принятых ранее, а также исключения из цикла опроса групп, не участвующих в опросе, и групп, выдавших запрос. 1 з.п. ф-лы, 6 ил.

Фаг. 2

уъпф

% b

til

1 , .

ceegesi