Приемник биимпульсного сигнала Советский патент 1987 года по МПК H04L17/16 

1

Изобретение относится к области электросвязи и может использоваться в цифровых системах связи.

Цель изобретения - повышение помехоустойчивости к краевым искаже- ниям.

На чертеже приведена структурная схема приемника.

Приемник биимпульсного сигнала содержит согласующий блок 1, фикса- тор 2 пере годов, делитель 3,счетный триггер 4, дополнительный ключ 5,пвый и второй ключи 6 и 7, инвертор RS-триггер 9.

Приемник работает следующим образом.

Входной информационный биимпульс ный сигнал поступает на вход согласующего блока 1, который осуществля ет функцию согласования входных сопротивлений физической линии и приемника биимпульсных сигналов. С выхода согласующего блока 1 биимпульс- ный сигнал поступает на вход фиксатора 2 переходов, Вьщеленные фронты биимпульсного сигнала поступают на второй (обнуляющий) вход делителя 3, На первый вход делителя 3 поступают импульсы высокой частоты , где FT - тактовая частота биимпульсного сигнала; п - целое число. Число и, которым определяется погрешность дискретизации, выбирается возможно

большим (обычно п 5; 8) , ПОСКОЛЬКУ

приемник биимпульсного сигнала в качестве стыковой схемы используется, в составе более крупного устройства,

то.fg доступает из общего кварцевого генератора, который в схеме самого .приемника не указан.

На выходе делителя 3 формируется сигнал в виде меандра с частотой 2Е,-, равной удвоенной тактовой частоте. Фаза этого сигнала оказывается привязанной к фронтам биимпульсного сигнала благодаря тому, что фронты биимпульсного сигнала являются для делителя 3 обнуляющими сигналами. Меандр с удвоенной тактовой частотой поступает на вход счетного триггера 4, который срабатьшает от положительного перепада напряжения. На выходах счетного триггера 4 формируются строб- сигналы, слзтеащие для вьщеления из последовательности импульсов случайных срединных и регулярных граничных импульсов. Для этого выделенные фронты биимпульсной последовательности

5

О

поступают параллельно на вторые, входы ключей 6 и 7, на первые входы которых поступают сигналы с выходов счетного триггера, С выхода ключа 6 на RS-триггер 9 поступают только случайные срединные импульсы, а с выхода ключа 7 - регулярные гранитные импульсы. RS-триггер 9 формирует положительные импульсы, по длительности равные полутакту и соответствующие единицам в информационном сигнале. Передний фронт этих импульсов формируется под положительный перепад случайных срединных импульсов, а задний фронт - под отрицательные перепады регулярных граничных импульсов. Выходной сигнал с RS-триггера 9 является выходным информационным сигна- -лом, а сигнал с первого выхода счет- ного триггера - синхросигналом.

При включении устройства или в процессе работы под воздействием помехи может произойти неверная установка фазы сигнала на выходе счетного триггера 4. В этом случае при поступлении информационных единиц имеет место обратная работа ключей 6 и 7, т.е. на выходе ключа 6 появляются

15

25

регулярные граничные импульсы, я на

выходе ключа 7 - случайные срединные импульсы.

При появлении первого информационного нуля (пропадание срединного импульса в последовательности фронтов биимпульсного сигнала) на выходе RS- триггера 9 формируется удлиненный управляющий импульс, поступающий на .дополнительный ключ 5. При этом импульс

с выхода ключа б через инвертор 8

- с

поступает на дополнительный ключ 5.

На выходе дополнительного ключа 5 формируется импульс установки в ноль счетного триггера 4. При этом счетный триггер 4 меняет фазу и тем са- мым ликвидирует режим ложного фазирования.

Формула изобретения

Приемник биимпульсного сигнала, содержащий согласующий блок, вход которого является первым входом приемника, фиксатор переходов, счетный триггер и два ключа, о т л и ч а ю- щ и и с я тем, что, с целью повышения помехоустойчивости к краевым искажениям, введены делитель, RS-триггер, инвертор и дополнительный ключ, при этом выход согласующего блока че312989434

рез фиксатор переходов подключен квертор и дополнительный ключ - к ус- вторым входам первого и второго клю-тановочному входу счетного триггера, чей и к второму входу делителя, пер-второй выход которого соединен с первый вход которого является вторымвым входом второго ключа, выход кото- входом приемника, а выход подключен 5Рого подключен к S-входу RS-триггера, к входу счетного триггера, первыйвыход которого подключен к второму выход которого подключен к первомувходу дополнительного ключа и явля- входу первого ключа, выход которогоется информационным выходом приемни- подключен к R-входу RS-триггера ика, синхровыходом которого является через последовательно соединенные ин-fOвыход счетного триггера.

Изобретение м.б. использовано в цифровых системах связи. Цель изобретения - повышение помехоустойчивости к краевым искажениям. Приемник содержит согласующий блок 1, фиксатор 2 переходов, счетный триггер 4 и ключи 6 и 7. Вновь введены делитель 3,ключ 5, инвертор 8 и RS-триггер 9. Под воздействием помехи может произойти неверная установка фазы сигнала на выходе триггера 4. В этом случае при поступлении информац. единиц на выходе ключа 6 появляются граничные импульсы, на выходе ключа - случайные срединные импульсы. При появлении информац. ноля на выходе RS-триггера 9 формируется удлиненный управляющий импульс, поступающий на ключ 5. При этом импульс с выхода ключа 6 через инвертор 8 поступает на ключ 5. На выходе ключа 5 формируется импульс установки в ноль триггера 4.При этом триггер 4 меняет фазу и тем самым ликвидирует режим ложного фазирования. 1 ил. о S (Л