Система передачи дискретной информации Советский патент 1980 года по МПК H04L5/00 

Изобретение относится к радиотекни1ке и может использоваться в системах передачи ци(|ровой информации. Известна система передачи дискретной информации, содержащая на передающей стороне источник дискретной информации, формирователь импульсного сигна ла и блок синхронизации, а на приемной стороне- - последовательно соединенные линейный усилитель, блок оптимальной обработки сигнала, вьшрямитель и решающий блок, причем другой выход и вход блока оптимальной обработки сигнала через блок формирования напряжения порог и блок восстановления границ линейных посьшок подключены к другим входам решающего блока, а также потребитель дискретной информации 1 , Однако известная система передачи дискретной информации имеет недостаточную пропускную способность. Цель изобрртения - повышение пропус ной способности системы. Для этого в системе передачи д йскретной информа.ции, содержащей на передающей стороне источник дискретной информации, формирователь импульсного сигнала 1и блок синхрони ции, а на приемной стороне - последовательно соединенные линёШый усилйтёлЁ, блок оптимальной обработки сигнала, вьтрямитель и решающий блок, причем другой выход и вход блока оптимальной обработки сигнала через блок формирования напряжения порога и блок восстановления границ линейных прсьток подйШАчены к другим входам решающего блока, а также потребитель дискретной информации, введены на передающей и приемной сторонах соответст- венно блок двухкратного снижения скорости передачи к блок Еюсстановления скорости передачи, при этом источник дискретной, информации через,блок цвукратНогосн ГЛ ения; скорости передачи, другой вход которого соединен с выходом блока v синхронизации, подключен к входу формирователя импульсного сигнала, выходы , решающего блока через блок восстановления скорости передачи подключены к ходу потребителя дискретной информации, причем блок двукратного снижения скбрбсти передачи вьтолнен в виде четы рех выходных элементов И, при этом выход источника дискретной информации пййключеи к первому входу первого элемента И через инвертор, к шрвому входу BTOfJoro элемента И - непосредственно, к первому входу третьего элемента И - через элемент задержки, выход которого через другой инвертор подключен к перво му ВХОДУ четвертого элемента И, а выход блока синхронизации через делитель им- пульсов подключен к вторым входам эле ментов И, формирователь импульсного сигнала выполнен в виде, формирователя дву1фатного биимпульсного сигнала и содержит посл1едов8тельно соединенные первый триггер и выгодной ус ил ит.ель, управляющий вход которого Соединен с ; iBiSixettow вторЬгЬ триггера, управляющие, Шбдь кЬтброго соединеныс вьссода ми третьего и четвертого выходных элементовИ, управляющие входы первьго триггера соединены с выходами первого и второго выходных элементов И, а счетны взсбд nejiBoro триггера соединен с дополнитепьнь1М выходом делителя импульсов блока двукратного снижения скорости передачи, решающий блок вьтолнен в виде определителя иоляфностй сйпгала и двухуровнего cejiejfropa сигнала, входы которого соединены с выходом выпрямителя, вькодом блока восстайбвления границ линейных посылок н вькодом блока форм рований напряжения порога, а входы оп редепитепяйояярности сигнала сУбеДйнёны с выходом блока оптимальной обработки Сигнала и выходом блока восстановления гранки линейньо: посылок, а блойЧвосстайовления скорости передачи выполнен в биде последовательно соединенных первог элемента задержки, первого элемента ИЛ и выходного триггера, другОйЛвхдД котор го соединен с выходом последовательно сЬедйн ннЪ1Х второго элемента 1задержки и второго элемента ИЛИ, входы элемент ИЛИ соединены с выходами двухуровнево селектора сигнала, а вхОды элементов задержки со единень,1 с выходами отфеде- литепя полярности сигнала. На чертенке представлена структурная электрическая схема предложенной системы. Система передачи дискретной информа ции содержит на передающей стороне 1 источник 2 дискретной информации, формирователь 3 импульсного сигнала и блок 4синхронизации, а на приемной стороне 5последовательно соединенные линейный усилитель 6, блок 7 оптимальной обработки сигнала, выпрямитель 8 и решающий блок 9, блок 10 формирования напряжения порога и блок 11 восстановления границ линейных посьшок, а также потребитель 12 дискретной информации, блок 13 двукратного снижения скорости передачи и блок 14 восста1аовления скорости передачи. Причем блок, 13 двукратного снижения скорости передачи вьтолнен в виде четырех элементов И 15 18, инвертора 19, элемента задержки 20, инвертора 21, д:елителя 22 импульсов-; формирователь 3 импульсного сигнала содержит последовательно соединенные первЪ1й триггер 23 и выходной усилитель 24, а также второй триггер 25; решающий блок 9 выполнен в виде определителя 26 полярности сигнала и двухуровневого селектора 27 сигнала, а блок 14 восстановления скорости передачи вьтолнен в виде последовательно соединенных первого элемента задержки 28, первого элемента ИЛИ 29 и выходного триггера 30, второго элемента за.держки 31 и второго элемента ИЛИ 32 Система передачи дискретной информации работает следующим образом. Цифровой сигнал источника 2 и импульсы блока 4 поступают в блок 13. Импульсы с выхода первого элемента И 15 переводят первый триггер 23 в состояние 1, ас выхода второго элемента И 16 - в состояние О. Импульсная последовательность третьего элемента И 17 устанавливает второй триггер 25 .в состояние 1, а последовательность импульсов четвертого элемента И 18 переводит его в состояние О. На счетный вход первого триггера 23 . поступает периодическая последовательность коротких импульсов с второго вь хода делителя 22. Эти -импульсы расположены между границами рабочих посьшок. Сформированный первым триггером 23 биимпульсный сигнал с информацией о части цифрового сигнала модулируется по амплитуде в выходном усилителе 24 , информацией о второй части цифрового сигнала,- заключенной в имаульсной после- довательности, созданной вторым триггером 25. В результате на выходе форми рователя 3 формируется двукратный биимПульсньШ сигнал. Принятый двукратный сигнал усиливается в линейном усилител 6 и принятая cNrecb сигнала и шума обрабатывается в блоке 7. Обработанный сигнал поступает в решающий блок 9. Периодическая последовательность импульсов на границах линейных посылок формируется из сигнала линейногх) усилителя 6 в блоке 11. При их появлении на выходе определителя 26 воз никают импульсы, соответствующие toложительной и отрицательной полярностя обработанного сигнала. Решения, принятые в решающем блоке 9 при превышении обработанным сигнаhoM порогового напряжения, запрещают совпадающие с ними импульсы блока 11 В результате этого а выходе решающег блока 9 создается импульсная последова тельность с информацией о минимальном уровне обработанного сигнала. Решения о положительном сигнале че рез первый элемент задержки 28 поступают на первый вход первого элемента ИЛИ 29, а об отрицательном - через вт рой элемент задержки 31 на вкод второго элемента ИЛИ 32 и далее на выходной триггер 3Q, В результате этого на выходе блока 14 формируется цифровой сигнал, совпадающий с исходным. Этот сигнал выдает потребителю 12. Для передачи четырех различных значений цифрового сигнала на Двух посылках источника 2 требуется всего два размаха биимпульсной Посылки Изменение временных положений разнополярных импульсов внутри биимпульсной посьткй приводит к изменению Полярности напряжения на вьосоде блока 7, что при любой амплитуде посьшки позволяет .передавать по линии два различных Соетояния. Другие состояния передаются двумя значениями амплитуды биимпульс- ной посылки при любой в;ремшной манипуляции разнополярных импульсов Двукратное увеличение длительности линейных посылок по сравнению с рабочими посьтками источника 2 повышает помехоустойчивость различения четырех состояний и компенсирует снижение помехоустойчивости, вызванное введением амплитудной манипуляции биимпульсной посылки. Увеличение длительности линейных посылок по сравнению с исходными приво дит к удвоению минимальной длительност импульса. Поэтомупри равном объеме передаваемой информации требуется в два раза ниже верхняя граничная частота либо при равной полосе частот в два раза увеличиваетсяпропускная способность ливдй. Формула изобретения 1, Система передачи дискретной информации, содержания на передающей стороне источник дискретной информации, формирователь импульсного сигнала и .блок синхронизации, а на приемной сторо- не - последовательно соединенные лкнейный усилитель, блок оптимальной обработки сигнала, еьитрямитель и решающий блок, причём другой вькод и вход блока оптимальной обработки сигнала через блок формирования напряжения порога и блок fBd Ccfafte eftffH границ линейных посьток подкпШЗгёйЫ к другим входам рчвшающего {блока, а также потребитель дискретной информации, от л и ч а ю щ а я с я тем, что, с целью повьвиения пропускной способности, на передающей и приемной сторонах введены соответственно блок двухкратного снижения скорости передачи и блок восстановления скорости передачи, дискретной шформацаи через блок двукратного снижения скорости передачи. Другой вход которого соединен с выходом блока синхронизации, подключен к ВХОДУ формирователя импульсного сигнала, вькоды решающего блока через блок восстанобления скорости передачи подключены к входу потребителя дискретной информации. 2.. Система передачи дискретной ин- ;формации по п. 1, отличающаяся тем, что , блок двукратного снижения скорости передачи выполнен в виде четырех выходных элементов И, при этом выход иЬточника дискретной информации подклю1чен к первому входу первого элемента И через инвертор, к первому входу втброго элемента И непосредственно, к первому входу третьего элемента И - 4ерез элемент задержки, выход которого через другой инвертор подключен к первому входу четвертого элемента И, а вь«од блока синхронизации через делитель импульсов подключен к вторым входам элементов И. 3. Система передачи дискретной- инормации по п. 1, отличающаяя тем, что формирователь импульсого сигнала выполнен в виде формирогунтеля йвукратного биимпзшьсного сигнала й Содержит послбдбваУвльно соединенные первый триггер и выходной усилитель, упра1&пяю1ций вход которого соединен с выходом второго триггера, управляющие входы которого соединены с выходами

Трётьёгх) и четверт0г6 выходных элементов ИГ ущзавлйюшие входы первого -грйггёра соединены с вь ходами первого и второго вькодных элементов И, а счетный вход первого триггера соединен с дополнительным выходом делителя импульсов блока двукратного снижения скорости передачи.

4, Систекю передачи дискретной информации по п. 1 и 2, о т л и ча ю ш а я с я тем, что решающий блок вьтолнен в виде определителя пол ярности сигнала и двухуровневого селектора сигнала, вкоды которого соединены с выходом выпрямителя, выходом блока восстановления границ линейных посылок и выходом блока формирования напряжения порога, а входы определителя пол«фности

сигнала соединены с выходом блока ot тимальной обработки сигнала и вь1ходом блока восстановления границ линейных посылок,

5. Система передачи дискретной информации по п, 1-3, .отличающаяся тем, что блок восстановления скорости передачи вьтолнен в виде последовательно соединенных первого элемента задержки, первого элемента ИЛИ и выходного триггера, другой вход которого соединен с выходом последовательно соединейных второго элемента задержки ,и второго элемента ИЛИ, входы элементов ИЛИ соединены с вьдходами двухуровневого селектора сигнала, а входы элементов задержки соединены с выходами определителя полярности сигнала. Источники информации,

принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 524469, кл, Н O4L 27/22., 1973 (прототип).

I I I I

Л

I I