Устройство для передачи и приема цифровых сигналов Советский патент 1990 года по МПК H04L5/14 

- 5

10

25

ифрового сигнала, источник 2 тактоого сигнала, формирователь 3 синхроигнала, первый и второй элемент И 4 5, сумматор 6, первый триггер 7, выходной согласующий блок 8, а второй триггер 9, инвертор 10, третий элемент И 11, формирователь 12 запирающего импульса, а на приемной стороне (фиг. 2) содержит входной согласующий блок 13 фильтр Ik, формирователь 15 импульсов, резонансный блок 16, приемник 17 цифрового сигнала, приемник 18 тактового сигнала, блок 19 выделения синхросигнала, первый и второй компараторы 20 и 21, первый, второй и третий триггеры 22 - 24, регистр 25 сдвига цифрового сигнала, второй инвертор 26, пятый триггер 27, анализатор 28 сигналов синхронизации, регистр 29 сдвига синхросигнала, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 30 и 31, первый инвертор 32 и четвертый триггер

33.

Устройство для передачи и приема цифровых сигналов на передающей стороне содержит также (фиг. 3) анализатор 34 цифрового сигнала и четвертый элемент И 35. Формирователь 12 запирающего импульса (фиг. 4) содержит инвертор Зб, первый и второй триггеры 37 и 38 и элемент И 39. Анализатор 28 сигналов синхронизации (фиг. 5) содержит регистр сдвига 40, элемент И-НЕ 41, элемент И 42, элемент 43 задержки и инвертор 44. Анализатор 34 цифрового сигнала (фиг.6) содержит регистр сдвига 45 и элемент И 46.

Устройство передачи и приема цифровых сигналов работает следующим образом.

На передающей стороне цифровой сигнал (фиг. 7а) от источника 1 цифрового сигнала поступает на один из входов первого элемента И 4. Сигнал (фиг. 76) удвоенной тактовой частоты от источника 2 тактового сигнала поступает на входы второго триггера 9 и инвертора 10. Синхросигнал (фиг. 7&) от формирователя 3 синхросигнала поступает на второй вход формирователя 12 запирающего импульса. На первый вход формирователя 12 запирающего импульса поступает сигнал тактовой частоты (фиг. 7г) с инверсного выхода триггера 9. В формирователе 12 запирающего импульса (фиг. 4)

15

20

йа, о

1564735

синхросигнал (фиг. 7в)

5

10

25

15

20

инвертором Зб и поступает на информационный вход триггера 37. где сдвигается на половину тактового интервала под воздействием сигнала тактовой частоты (фиг. 7г). поступающего на тактовый вход триггера 37. Триггер 38 сдвигает выходной сигнал триггера 37 еще на половину тактового интервала. В результате перемножения ( выходных сигналов триггеров 37 и 38 на выходе элемента И 39 формируется запирающий импульс (фиг. 7д) задержанный относительно синхросигнала на половину тактового интервала и длительностью, равной двум тактовым интервалам. В результате перемножения запирающего импульса (фиг. 7д) и сигнала (фиг. 7г) тактовой частоты, поступающего с инверсного выхода триггера 9, на выходе второго элемента И 5 формируется последовательность

30

35

40

импульсов (фиг. 7е), в которой отсутствуют два подряд следующих импульса на тактовых интервалах, соответствующих передаче синхросигнала. Сигнал (фиг. 7ж) тактовой частоты с единичного выхода триггера 9 поступает на второй вход элемента И 4, где перемножается с цифровым сигналом (фиг. 7а). В результате перемножения формируется импульсная последовательность (фиг. 7з), наличие импульса в которой соответствует передаче цифровой 1, а его отсутствие - передаче 0. В результате логического сложения сигналов (фиго 7е и 7з) в сумматоре 6 и стробирования суммарного сигнала в элементе И 11 инвертированным CHI- налом удвоенной тактовой частоты формируется импульсная последовательность (фиг. 7и), поступающая на вход триггера 7 и формирующая на выходе выходного согласующего блока 8 относительный биимпуль.сный сигнал (фиг. 7к). Его переходы между уровнями на границах тактовых интервалов переносят признаки цифрового сигнала: наличие перехода - при передачу цифровой единицы, отсутствие - при передаче 0. Переходы в середины тактовых интервалов являются признаками тактового сигнала, а их отсутствие на двух соседних тактовых интервалах - признаком передачи дополнительного синхросигнала. При этом интервал времени между переходами определяется стабильностью удвоенной такто50

55

вой частоты и не зависит от разброса времени задержки в элементах И 4 и 5. Так как стабильность удвоенной тактовой частоты при применении кварцевой стабилизации достаточно высока, то формируемые биимпульсы хорошо сбалансированы, что повышает помехоустойчивость передачи цифровых сигналов.

При введении на передающей стороне (фиг. 3) анализатора 34 цифрового сигнала и четвертого элемента И 35 цифровой сигнал (фиг. 8а) от источника 1 цифрового сигнала поступает на первый вход анализатора 3 цифрового сигнала, т.е. первый вход регистра 45 сдвига (фиг. 6), на второй вход которого, т.е. тактовый вход регистра сдвига 45 (фиг. 6), поступает CHI- нал (фиг. 8б) тактовой частоты с единичного выхода триггера 9. Благодаря некоторой задержке цифрового сигнала (фиг. 8а) относительно фронтов сигнала (фиг. 8б) тактовой частоты цифровой сигнал записывается в регистр А5 сдвига и сдвигается. Сигналы с выходов регистра 45 сдвига (фиг. 8в- 8д) поступают на входы элемента И 46 (фиг. 6). на выходе которого формируется импульс длительностью, равной длительности тактового интервала, при наличии сигнала логической единицы на всех входах элемента И (фиг.8е), соответствует .наличию в цифровом .сигнале последовательности из трех подряд следующих единиц. Сигнал (фиг. 8е) с выхода элемента И 46, который является вторым выходом анализатора 34 цифрового сигнала, поступает на второй вход элемента И 35 (фиг. 3), на первый вход которого поступает синхросигнал (фиг. 8ж) от формирователя 3 синхросигнала, и при их совпадении по времени синхросигнал проходит на вход формирователя 12 запирающего импульса, где формируется запирающий импульс (фиг. 8з). Цифровой сигнал (фиг. 8д) с последнего выхода регистра 45 сдвига, являющегося первым выходом анализатора 34 цифрового сигнала, поступает на первый вход первого элемента И 4. Далее по алгоритму, формируется относительный биимпульсный сигнал (фиг. 8и), при этом признак передачи синхросигнала формируется только в том случае, если перед началом синхросигнала в цифровом сигнале на выходе источника

64735

10

20

25

1 цифрового сигнала (фиг. 8а) присутствует последовательность из трех подряд следующих единиц (заштрихованная область на фиг. 8и). В противном i

случае признак синхросигнала не формируется (область.с двойной штриховкой на фиг. 8и). Таким образом, синхросигнал в этом случае передается не постоянно, а время от времени в зависимости от статистики цифрового сигнала. Такой метод передачи синхроси нала допустим в связи с тем, что, как правило, достаточно установить синх- 15 ронизацию в начале работы устройства, а в дальнейшем только изредка подтверждать синхронизм. Поэтому достаточно обеспечить условие передачи синхросигнала (создать последовательность из трех единиц) при включении устройства, а далее передавать синхросигнал статистически. При этом сформированный линейный сигнал сбалансирован по постоянной составляющей и при передаче признака синхросигнала (в области с двойной штриховкой на фиг. 8 при передаче признака синхросигнала возникло бы нарушение баланса). Наличие третьей единицы в последовательности, разрешающей передачу признака синхросигнала, исключает формирование в выходном сигнале импульса длительностью, равной полуторам тактовым интервалам, который возник бы при комбинации в цифровом сигнале 110,

Относительный биимпульсный сигнал, прошедший физическую цепь, входной согласующий блок 13 и фильтр 14, компаратором 20 преобразуется в прямоугольные импульсы (фиг. 9а), которые поступают на информационный вход триггера 22 и вход, формирователя 15 импульсов. По каждому фронту прямо- 45 угольных импульсов (фиг. 9а) на выходе формирователя 15 импульсов формируется короткий импульс (фиг. 96), из последовательности которых резонансным блоком 16 выделяется сигнал удвоенной тактовой частоты, который компаратором 21 преобразуется в пос- ле/|й вательность прямоугольных импульсов (фиг. 9в). При воздействии данной последовательности на тактовые входы триггеров 22 и 23 на их выходах из сигнала (фиг. 9а) . поступающего на информационный вход триггера 22, формируются сигналы (фиг.9- д), сдвинутые относительно друг дру30

35

40

50

55

га на половину тактового интервала, из которых путём сложения по модулю 2 в элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 31 Формируется сигнал (фиг. 9е), содержащий информацию о переходах - единица соответствует наличию перехода, 0 - его отсутствию. Последовательность импульсов удвоенной тактовой частоты (фиг. 9в) поступает также на один из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ |30, на другой вход которого поступа- Јт сигнал (фиг. 9ж) с второго выхода Ьнализатора 28 сигналов синхронизации (с выхода элемента И-НЕ Я , Фиг. 5). Инвертированный сигнал (фиг. 9з) удвоенной тактовой частоты поступает на вход триггера 33 на выходе которого формируется сигнал (фиг. 9и) тактовой частоты. Сигнал тактовой частоты на выходе триггера 33 в зависимости от начального состояния триггера может иметь две раз- /|ичных фазы, отличающиеся на 180°, 6,дна из которых неверная. При лра- йильно установившейся фазе передние фронты сигнала тактовой частоты (фиг. 9и) совпадают с признаком передачи тактового сигнала в импульсной последовательности (фиг. 9е) на выходе элемента ИМКЛЮЧАКЩЕ ИЛИ 31, при этом возможно наличие только двух подряд следующих нулей - передача признака синхросигнала. Если же фаза сигнала тактовой частоты установлена неверно, то передние фронты сигнала на выходе триггера 33 (фиг. 9и) совпадают с признаком цифрового сигнала в последовательности (фиг. 9е) и число нулей может быть любым. На этом свойстве основан алгоритм установки фазы на выходе триггера 33. Контроль и установка правильной фазы сигнала Тсжтовой частоты происходит при наличии в цифровом сигнале комбинаций из четырех или более подряд следующих нулей, которая может создаваться принудительно в начале работы устройства и возникает случайно в процессе передачи цифрового сигнала. При неверно установленной фазе сигнала тактовой частоты и наличии комбинации из четырех подряд следующих нулей в цифровом сигнале на выходе триггера 27 формируется последовательность из четырех подряд следующих единиц (фИг. 9к), которая поступает на информационный вход регистра 0 сдвига

(фиг. 5) анализатора 28 сигналов синхронизации и переписывается на выходы регистра 0 сдвига сигналом с тактовой частоты (фиг. 9и), поступающим на его тактовый вход. При п явлении на всех четырех входах эле мента И-НЕ 1 сигналов 1 (фиг.9л н) на его выходе, являющемся вторы

Ю выходом анализатора 28 сигналов синхронизации, появляется короткий импульс логического нуля (фиг. 9ж) который делит на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30 импульс на два

15 импульса (фиг. 9з) - момент t0l в результате чего дополнительно пере брасывается триггер 33, что соотве ствует смене фазы сигнала тактовой частоты на противоположную (фиг.Эи

20 момент t0 . При этом короткий импуль О, задержанный элементом 3 задержки для обеспечения времени, до таточного для срабатывания, поступ ет на вход инвертора kk, с выхода

25 которого импульс 1 поступает на входы установки О регистра АО сд га и триггера 27 и сбрасывает их в нуль (фиг. ) - момент времени t После установки правильной фазы си

30 нала тактовой частоты единица запи сывается в триггер 27 только в отс ствии тактового перехода в принима мом биимпульсном сигнале. При запи в триггер 27 двух подряд следующих единиц (фиг. 9к) на обоих входах элемента И k2 (фиг. 5) анализатора 28 сигналов синхронизации устанавл вается сигнал 1 (фиг. 9о), вызыв щий появление сигнала 1 на выход

40 элемента И k. (фиг. 9о)-. являющего первым выходом анализатора 28 сигн лов синхронизации. Импульс 1, яв ляющейся признаком синхросигнала, поступает на информационный вход р

дг гистра 29 сдвига синхросигнала, на тактовый вход которого поступает с нал тактовой частоты (фиг. 9и) и с выхода регистра 29 сдвига синхроси нала поступает в блок 19 выделения синхросигнала. Ложный импульс на в ходе элемента И k2. (заштрихованный на фиг. 9о), появляющийся в момент установления тактового синхронизма в регистр 29 сдвига синхросигнала не записывается, так как находится между передними фронтами сигнала так товой частоты (фиг. 9и). Из изложе ного следует, что ложные устранени переходов в середине тактовых инте

35

пающим на его тактовый вход. При появлении на всех четырех входах элемента И-НЕ 1 сигналов 1 (фиг.9л- н) на его выходе, являющемся вторым

выходом анализатора 28 сигналов синхронизации, появляется короткий импульс логического нуля (фиг. 9ж), который делит на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30 импульс на два

5 импульса (фиг. 9з) - момент t0l в результате чего дополнительно перебрасывается триггер 33, что соответствует смене фазы сигнала тактовой частоты на противоположную (фиг.Эи) 0 момент t0 . При этом короткий импульс О, задержанный элементом 3 задержки для обеспечения времени, достаточного для срабатывания, поступает на вход инвертора kk, с выхода

5 которого импульс 1 поступает на входы установки О регистра АО сдвига и триггера 27 и сбрасывает их в нуль (фиг. ) - момент времени tj, t После установки правильной фазы сиг0 нала тактовой частоты единица записывается в триггер 27 только в отсутствии тактового перехода в принимаемом биимпульсном сигнале. При записи в триггер 27 двух подряд следующих единиц (фиг. 9к) на обоих входах элемента И k2 (фиг. 5) анализатора 28 сигналов синхронизации устанавливается сигнал 1 (фиг. 9о), вызывающий появление сигнала 1 на выходе

0 элемента И k. (фиг. 9о)-. являющегося первым выходом анализатора 28 сигналов синхронизации. Импульс 1, являющейся признаком синхросигнала, поступает на информационный вход рег гистра 29 сдвига синхросигнала, на тактовый вход которого поступает сигнал тактовой частоты (фиг. 9и) и с выхода регистра 29 сдвига синхросигнала поступает в блок 19 выделения синхросигнала. Ложный импульс на выходе элемента И k2. (заштрихованный на фиг. 9о), появляющийся в момент установления тактового синхронизма, в регистр 29 сдвига синхросигнала не записывается, так как находится между передними фронтами сигнала тактовой частоты (фиг. 9и). Из изложенного следует, что ложные устранения переходов в середине тактовых интер5

валов относительно Оиимпульсного сигнала, возникающие под воздействием помех на одиночных тактовых интервалах, не приводят к нарушение синхронизации, что повышает помехоустойчивость приема цифровых сигналов. Инвертированный сигнал тактовой частоты, поступающий с выхода инвертора 32 на тактовый вход триггера 2k переписывает на его выход признаки цифрового сигнала (фиг. 9р) из сигнала (фиг. 9е), поступающего на информационный вход триггера 24, тем самым восстанавливается принимаемый цифровой сигнал. Восстановленный цифровой сигнал после сдвига в регистре 25 сдвига цифрового сигнала поступает в приемник 17 цифрового CHI- нала. На фиг. 9р штриховкой обозначена область неверно принятого цифрового сигнала до установления тактового синхронизма. Регистры сдвига 5 цифрового сигнала (25) и синхросигнала (29) обеспечивают установление временных положений цифрового и синхросигналов, необходимых для нормальной работы приемника 17 цифрового сигнала.

Формула изобретения

1. Устройство для передачи и приема цифровых сигналов, содержащее на передающей стороне источник цифровог сигнала с источником тактового cm- нала и Формирователем синхросигнала, последовательно соединенные первый элемент И, к первомудвходу которого подключен выход источника цифрового сигнала, и сумматор, к второму входу которого подключен выход второго элемента И, и последовательно соединенные первый триггер и выходной согласующий блок, а на приемной стороне - последовательно соединенные входной согласующий блок и фильтр, последовательно соединенные первый и второй триггеры, формирователь импульсов, резонансный блок, третий триггер, первый инвертор и приемник цифрового сигнала с приемником тактового сигнала и блоком выделения синхросигнала, отличающее- с я тем, что, с целью повышения помехоустойчивости путем формирования сбалансированного биимпульсного CHI- нала и повышения устойчивости выделения тактового сигнала на приемной стороне, введены на передающей сто-

10

15

20

25

30

56 735i(J

роне - второй триггер, прямой и инверсный выходы которого соединены соответственно с вторым входом первого элемента И и входом источника тактового сигнала и первым входом второго элемента И, последовательно соединенные второй инвертор, к входу которого подключен вход второго триггера и выход источника тактового сигнала, и третий элемент И, к другому входу которого подключен выход сумматора, а выход соединен с входом первого триггера, и формирователь запирающего импульса, к первому и второму входам которого подключены соответственно выход формирователя синхросигнала и инверсный выход второго триггера, а выход соединен с вторым входом второго элемента И, а на приемной стороне введены первый компаратор, к входу которого подключен выход фильтра, а выход соединен с объединенными первым входом первого триггера и входом формирователя импульсов, выход которого соединен с входом резонансного блока, последовательно соединенные второй компаратор, к входу которого подключен выход резонансного блока, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и четвертый триггер, выход которого соединен с входом приемника тактового сигнала, последовательно соединенные втор9Й элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, к первому и второму входам которого подключены соответственно вход и выход второго триггера, второй инвертор, пятый триггер, анализатор сигнала синхронизации и регистр сдвига синхросигнала, выход которого соединен с входом блока выделения синхросигнала, а также регистр сдвига цифрового сигнала, выход которого соединен с входом приемника цифрового сигнала, первый вход - с выходом третьего триггера, а второй вход - с объединенными выходом четвертого триггера, входом первого инвертора, вторым входом регистра сдвига синхросигнала, вторым входом анализатора сигналов синхронизации и вторым входом пятого триггера, к третьему входу которого подключен второй выход анализатора сигналов синхронизации, третий выход которого соединен,с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, к первому входу которого подключен также второй вход первого

35

40

45

50

11№735

второму входу третьего

риггера, а к

триггера - выход второго элемента

СКЛЮЧАЮЩЕЕ ИЛИ.

2. Устройство по п. отличающееся тем, что на передаюей стороне введены последовательно соединенные анализатор цифрового сигнала и четвертый элемент И, при этом выход формирователя синхросигнала JQ соединен с первым входом формировате- ли запирающего импульса через второй вход четвертого элемента И, выход источника цифрового сигнала соединен сiпервым входом первого элемента И |5 через первый вход анализатора цифрового сигнала, к другому входу которого подключён прямой выход второго триггера.

I 3. Устройство по пп. 1 и 2, о т - 20 личающееся тем, что формирователь запирающего импульса содержит последовательно соединенные ин- , вход которого является первым входом формирователя запирающего им- 25 пульса, первый триггер, второй три|- тир, другой вход которого объединен с вторым входом первого триггера и является вторым входом формирователя запирающего импульса, и элемент И, зо к другому входу которого подключен вход второго триггера, а выход явля- etcH выходом формирователя запирающе- г импульса.

5

12

4.Устройство по пп. 1 и 2, о т - личающееся тем, что анализатор сигналов синхронизации содержит последовательно соединенные регистр сдвига, первый вход которого является первым входом анализатора сигналов синхронизации, элемент И - НЕ, элемент задержки и инвертор, выход которого соединен с вторым входом регистра сдвига и является вторым выходом анализатора сигналов синхронизации, третий вход которого является вторым входом анализатора сигналов синхронизации, а также элемент И, первый и второй входы которого соединены спи (п-1)-м выходами регистра сдвига; а выход является вторым выходом анализатора сигналов синхронизации, третьим выходом которого является выход элемента И-НЕ к дополнительному входу которого подключен первый вход регистра сдвига.

5.Устройство по п. 2, отличающееся тем, что анализатор цифрового сигнала содержит регистр сдвига и элемент И, входы которого соединены с выходами регистра сдвига, первый и второй входы которого являются соответственно первым и вторым входами анализатора цифрового сигнала, первый и второй выходы которого соединены с выходом элемента И

и последним выходом регистра сдвига.

Изобретение относится к электросвязи. Цель изобретения - повышение помехоустойчивости путем формирования сбалансированного биимпульсного сигнала и повышение устойчивости выделения тактового сигнала на приемной стороне. Для этого устройство для передачи и приема цифровых сигналов содержит на передающей стороне источник цифрового сигнала, источник тактового сигнала, формирователь синхросигнала, три эл-та И, сумматор, два триггера, выходной согласующий блок, инвертор и формирователь запирающего импульса, а на приемной стороне - входной согласующий блок, фильтр, формирователь импульсов, резонансный блок, приемник цифрового сигнала, приемник тактового сигнала, блок выделения синхросигнала, два компаратора, пять триггеров, регистр сдвига цифрового сигнала, два инвертора, анализатор сигналов синхронизации, регистр сдвига синхросигнала и два эл-та ИСКЛЮЧАЮЩЕЕ ИЛИ. Устройство по п.2 ф-лы отличается введением на передающей стороне анализатора цифрового сигнала и четвертого эл-та И. Устройство по пп. 3,4 и 5 отличается выполнением формирователя запирающего импульса, анализатора сигналов синхронизации и анализатора цифрового сигнала. 4 з.п. ф-лы, 9 ил.

8

I

Фиг. 2

Фиг.З

ФиеЛ

11П- UL TJL ТЛ1R1 Jl

1

Q

Фие.7

o

miRiniRTJlUL-L