Устройство для приведения @ -разрядных кодов Фибоначчи к минимальной форме Советский патент 1987 года по МПК H03M13/23 

1 13006492

Изобретение относится к вычисли-соответстренпо к иых(-ым р;пг и;ь- И р тельной технике и может быть исполь-гистра, а вторые объединены и гюдклк зовано для получения минимальной ичены к второму входу блока, вход на авновесной формы п-разрядных кодовчальной установки регистра является

Фибоначчи с отрицательным основанием.5 тратим входом блока, тактовьй вход Цель изобретения - расширение об-четвертым входом блока,

ласти применения за счет полученияВ режиме приведения к минимальной

при четном п равновесной формы кодаформе Фибоначчи с положительным осноФибоначчи с отрицательным основанием.ванием устройство работает следующим

На чертеже представлена схема образом,

предлагаемого устройства.Перед началом работы элементы па- Устройство содержит блоки 1-6мяти блоков 1 свертки всех разрядов свертки, блок 7 коммутации, дешифра-находятся в нулевом состоянии, и на тор 8 кодовых комбинаций управляющих.выходах блока коммутации отсутствуют сигналов свертки, элемент И 9, такто- единичные сигналы. Сигналы, поступаю- вый вход 10, установочный вход 11,Щие на информационные входы блоков 1 управляющий вход 12, информационныесвертки всех разря гов, устанавливают входы 13 и информационные выходы 14.элементы памяти в состояние, соответ- Блок коммутации может быть выполненствующее поданному коду. Предположим, в виде регистра сдвига, вход обнуле-20 что необходимо привести к минималь- ния которого является первым входомной форме код Фибоначчи с положитель- блока и группы разрядных элементовным основанием числа 3, представлен- ИЛИ, первые входы которых подключеныного следующим образом:

Вес разряда 8 53211 Номер блока свертки 1,6 1,5 1,4 1,3 1,21,1. 1-Код Фибоначчи числа О О О 1 01.

Для получения минимальной формы ние. Получают кодовую комбинацию исходного 1-кода Фибоначчи на второй 000110, Теперь условия свертки вход элемента И 9 и второй вход бло- .выполнены для блока 4 свертки. На ка 7 коммутации подается единичный первом входе сброса блока 3 свертки сигнал, устанавливающий единичный по- и втором входе сброса блока 2 свертки тенциал на всех его выходах, который -35 появляется единичный сигнал, который поступает на управляющие входы бло- переводит эти блоки в нулевое состоя- ков 1-6 свертки, при этом производит- ние, и однрвременно с этим блок 4 ся анализ возможности проведения свертки переходит в единичное состоя- сверток между разрядами 1-кода Фибо- ние. Получают кодовую минимальную наччи, В данном случае условие вы- комбинацию 000 1 00. полнено для блока 2 свертки, и на его

первом выходе появляется единичный В режиме приведения к равнозначной сигнал, который поступает на первый форме кода Фибоначчи с отрицательным вход элемента И 9, на втором входе основанием устройство работает следу- которого установлен разрещающий еди- ющим образом.

ничный потенциал. Сигнал с выхода Предположим, что необходимо полуэлемента И 9 поступает на второй вход чить равнозначную форму 1-кода Фибо- сброса блока 1 свертки и переводит наччи с отрицательным основанием чис- блок 1 свертки в нулевое состояние ла 3, представленного в максимальной адреса, и одновременно с этим блок 2 50 форме 1-кода Фибоначчи следующим об- свертки переходит в единичное состоя- разом:

Вес разряда 01-1 2-3 5 Номер блока свертки 1,6 1,5 1,4 1,3 1,2 1,1 1-код Фибоначчи О О 1 1 1 1.

3

Расположение весов разрядов в противоположном направлении вызвано специфичностью выполнения операций свертки и развертки в .р-кодах Фибоначчи с отрицательными основаниями. Этот 1-код Фибоначчи параллельным образом по входам заносится в блоки 1-6 свертки, причем старший разряд бесов заносится в блок 1 свертки. На Управляющий вход 12 устройства пода- ётся нулевой сигнал. В данном режиме на четвертый вход блока 7 коммутации подается единичный сигнал, который устанавливает регистр блока коммутации в начальное состояние, соответ- ствующее единичному состоянию старшего разряда при нулевом состбянии остальных. -Таким образом, свертка возможна только для блока 6 при выполнении условий свертки. С приходом тактового импульса на тактовый вход устройства содержимое сдвигового регистра блока 7 коммутации сдвинется на один разряд вправо, и комбинация 1 О О О О О на выходах блока 7 ком- мутации примет вид О 1 0000, что

Вес разряда Номер блока свертки

Код управляющих сигналов свертки

1-код Фибоначчи

Код управляющих сигналов свертки

1-код Фибоначчи

Код управляющих сигналов свертки

1-код Фибоначчи

Формула изобретения

Устройство для приведения п-раз- рядных кодов Фибоначчи к минимальной форме, содержащее п блоков свертки,. информационные входы которых являются информационными входами устройства, первые выходы - информационными вькодами устройства, первый выход i-ro блока свертки (,...,п-1) соединен с первым входом анализа (i fl)- го блока свертки и с вторым входом анализа (i+2)-ro блока свертки, втодает возможность выполнения операции свертки для блока 5 свертки. Изменение состояния выходов блока 7 коммутации происходит до тех пор, пока После последовательного выполнения операций свертки, что равнозначно последовательному уменьшению на единицу количества единиц в исходной комбинации, не наступит состояние, когда количество единиц в кодовой комбинации равно количеству нулей. В этом случае на выходе дешифратора 8 появляется единичный потенциал, поступающий через первый вход блока 7 коммутации управляющих сигналов свертки на вход установки в нуль сдвигового регистра. На всех выходах блока 7 коммутации управляющих сигналов свертки устанавливается нулевой сигт-ал, и выполнение операции свертки в блоках 1-6 .свертки становится невозможным. Ниже приводятся потактные значения управляющих сигналов свертки и результаты приведения к равнозначной форме.

1 -1 2-3 5 1,5 1,4 1,3 1,2 1,1

рой выход 1-го блока свертки (i 4,...,п) соединен с первым входом сброса (i-1)-го блока свертки и вто- рым входом сброса (i-2)-ro блока

свертки, второй выход третьего блока свертки соединен с объединенными первыми входами анализа первого и второго блоков свертки, отличающееся тем, что, с целью расширения области применения за счет полу- чения при четном п равнозначной формы кода, в него введены элемент И, блок коммутации и дешифратор, вхо

513

ды которого подключены к первым выходам одноименных блоков свертки, выход соединен с первым входом блока коммутации, второй вход которого объединен с первым входом элемента И и является управляющим входом устройства, третий вход блока коммутации является тактовым входом устройства,

Составитель Н. Бочарова Редактор Э, Слиган Техред И.Попович Корректор А. Тяско

Заказ 1161/57 Тираж 902 . Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

четвертый вхпл - ус гпморочнь м, РЫХО-- ды блока коммутапии соединены с управляющими входами одноименных блоков свертки, второй выход второго блока свертки подключен к второму входу элемента И, выход которого соединен с вторым входом анализа первого блока свертки.

Изобретение относится.к вычислительной технике и может быть использовано для получения минимальной и равновесной формы п-разрядных кодов Фибоначчи с отрицательным основанием. Целью изобретения является расширение области применения за счет получения при четном п равнозначной формы кода. Поставленная цель достигается тем,, что в устройство, содержащее блоки 1-6 свертки, введены блок 7 коммутации, дешифратор 8, злемент И 9. 1 йл. о. О) 4 ;0