Вычислительное устройство Советский патент 1987 года по МПК G06F7/00 

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных структур, ориенткрозанных на параллельную обработку расплывчатых ал- Третий информационный вход 20 блока

14 соедрпген с вторым информационным входом 21 устройства, информационный выход 16 блока 14 соединен с информа ционным выходом 22 устройства. Вход 23 операции блока 14 соединен с четвертым разрядом 24 входа операции устройства. Операционный блок 14 (фиг, 2) содержит две группы по восемь элементов И 25 и 26, две группы

горнтмов управления,

Цель изобретения повьЕиение быстродействия устройства нри реализации операции композиции.

На фиг„ 1 представлена функцио-- нальная схема устройства на фиг, 2 операционный блок на фиг. 3 де- пифратор; на фиг, 4 - объединение усройств в матрицу для реализации расплывчатых алгоритмовj на {mf 5 - временная диаграмма работы устройст- ва

I

Информахщонные входы регистров

1 и 2 (фиг, 1) соединены с первым информационным входом 3 устройства, Синхровход ( по которому происходит запись информации в регистр) регистра 1 соединен с синхрОБХОДОМ 4 устройства, который также заведен на вход сброса триггера 5, Синхровход регистра 2 соединен с синхровходом 6 устройства, Пр51мые выходы регистров

На фиг. 4 приведен фрагмент матрицы, образованной из вычислительных устройств 41, Каждое устройство соединено с горизонтальными и вертикальными информап гонными восьмиразрядными шинами, кроме того,соединения по

1 и 2 заведены на входы схемы 7 сравнения и на информационные входы нуль-30 вертикали устройства соединены между типлексора 8, инверсные вькоды реги- обой восьмрфазрядными шинами. Имеются таюке горизонтальные и вертикаль- Шзш управляюиш:е шины, причем горизонтальные управляюшде шины соединены 35 с всеми устройствами в матрице, а вертикальные - только с устройствами

стров 1 и 2 также заведены на инфор- мационгпзю входы мультиплексора 8. Выход схемы 7 сравнения и первый -.третий разряды 9-11 входа операции устройства подключены к управляющему и информационному входам дегшфратора 12, а его выходы соединены с управ- ляющимт-1 входам-1 мультиплексора 8, Выход мультиплексора 8 соединен с информационным входом 13 операционного блока 14 и с информащ-юнным -входом выходного шинного коммутатора 15. Установочный вход триггера 5 соединен с выходом признака результата блока 14, на котором появляется нал, если на информационном входе 13 блока 14 находится максимальный элемент в столбце, собранном из устройств. Блок 14 имеет информационный выход 16. Выход триггера 5 соединен с одним из управляюшг1 г входов коммутатора 15, другой управляющий вход ком40

45

50

jCBoero столбца,.

Устройство предназначено для создания на его основе однородной матрицы для реализации расплывчатых алгоритмов управленияэ формализуемых, посредством композиционного правила вывода.

Кошюзиционное правило вывода является одним, из основных способов формализации лингвистических или расплывчатых сшгоритмов управления, зада заемых набором правил вида: ЕСЛИ условие , то решение, где Сусловие и i решение формулируются в терминах естественного языка. Например;

сильно увеличить температуру

мутатора 15 соединен с первым разрядом 9 входа операции устройства, ко- .j ЕШШ давление пара мало то торый такзке соединен с входом вход- Hoi o шинного коммутатора 17 Информационный вход коммутатора 17 соединен с информационным входом-выходом 18

Переход от описанного лингвис ческого алгоритма к расплывчатому

устройства, а выход - с вторым инфор- мационньм входом 19 йлока 14, Трех- стабильный вькод коммутатора 15 соединен с ВХОДОМ-ВЫХОДОМ 18 устройства.

14 соедрпген с вторым информационным входом 21 устройства, информационный выход 16 блока 14 соединен с информационным выходом 22 устройства. Вход 23 операции блока 14 соединен с четвертым разрядом 24 входа операции устройства. Операционный блок 14 (фиг, 2) содержит две группы по восемь элементов И 25 и 26, две группы

по восемь элементов ИЛИ 27 и 28 и имеет информационные входы 13, 19 и 20, информационный выход 16, вход 23 операции и выход 29 признака. Дешифратор 12 (фиг. 3) содержит

четыре элемента НЕ 30-33, три двух- входовьк элемента И 34-36, один двух- входовой элемент ИЛИ 37 и имеет вход 9, 10, 11 и 38 и два выхода 39 и 40..

На фиг. 4 приведен фрагмент матрицы, образованной из вычислительных устройств 41, Каждое устройство соединено с горизонтальными и вертикальными информап гонными восьмиразрядными шинами, кроме того,соединения по

вертикали устройства соединены между обой восьмрфазрядными шинами. Имеются таюке горизонтальные и вертикаль- Шзш управляюиш:е шины, причем горизонтальные управляюшде шины соединены с всеми устройствами в матрице, а вертикальные - только с устройствами

Boero столбца,.

Устройство предназначено для создания на его основе однородной матрицы для реализации расплывчатых алгоритмов управленияэ формализуемых, посредством композиционного правила вывода.

Кошюзиционное правило вывода является одним, из основных способов формализации лингвистических или расплывчатых сшгоритмов управления, зада заемых набором правил вида: ЕСЛИ условие , то решение, где Сусловие и i решение формулируются в терминах естественного языка. Например;

сильно увеличить температуру (1)

ЕШШ давление пара мало то

ЕШШ давление пара мало то

Переход от описанного лингвистического алгоритма к расплывчатому алгоритму реализуется с помощью известного композиционного правила вывода. Путем опроса опытного оператора, управляющего некоторым технологическим процессом, формулируется набор пра- вил лингвистического алгоритма. Далее в процессе диалога с ним формируются расплывчатые множества, опи- .сывающие понятия мало, сильно увеличить и т.п. После этого одним из методов строится распльгочатое отношение . Далее следует этап работы системы управления, реализующей расплывчатый алгоритм управления. Отношение R хранится в памяти вычисли- тельного устройства, на вход его подается расплывчатое множество, описывающее условие, а решение, определяемое данным условием, получают в результате композиции входного ус- ловия и отношения.

Если А (х),х -jlxeX -расплывчатое множество, описывающее входное условие, R (х,у), х,У (х 6Х, уеУ-расплывчатое отношение, пост- роенное по исходному лингвистическому алгоритму, решение получают в результате минимаксной композиции В , где В |иб(у), У, а.

j«g(y) V (ju(x)&;,u(x,y)), (2

Хбл

операции V и J расплывчатой логики, определяемые как макс(а,Ь), а 1 b мин(а,Ь), a,t)etO,l.

Кроме того, применяются, хотя гораздо реже, чем минимаксная, композиции других видов, определяемые формулами

|Ug(y) V ((х)У|ир(х,у))-, (3)

X Е /

ftg(y) 5, (|ид(х)(х,у))1 (4)

хех

Ре (у) Х (fx(x)/.(x,y)) (5) Хбл

Композиции, исполняемые по формулам (2)-(5), называются: (2) - минимаксная, (3) - максимаксная, (4) - макиминная, (5) - миниминная.

Пример . Пусть в алгоритме имеется только одно правило, представленное выражением (1). Базовое множество X входных условий - дав- ление пара - представляет собой числа в диапазоне 0.5-1,25 атм, базовое множество У выходных воздействий - изменение температуры - сострит из чисел в диапазоне -(20 )- ( + 20)°. Для того, чтобы можно применить композиционное правило вывода, необходимо дискретизировать множества X и У, пусть

X {0,5, 0,75, 1,0, 1,25};

У {-20% -10, 0% +10°, .

Путем опроса оператора, управляющего данным процессом, получены расплывчатые множества, описывающие понятия давление пара мало - А и сильно увеличить температуру - В;

А :0.8, 0.5, 1.0, 0.75, 0.4,1 , 0.1, 1.25 ,

В .0, -20 -7 , 0.1, -10 , 0.2, О , ;0.6, +10 , 1.0, +20,

и построена матрица R расплывчатого отношения, описывающего алгоритм управления процессом:

R

Начинается этап работы. На вход вычислительного устройства, реализующего алгоритм, заданный матрицей R, приходит расплывчатое множество X, описывающее понятие давление пара Устройство осуществляет минимаксную композицию по формуле (2) вектор-столбца А с матрицей К и получает вектор-строку В .

(U6i(-20 ) (/хд(0.5) (0.5.-20))V V(|U(0.75))UR(0.75, -20)) у (.O) JfxR(1.0, -20))V (д(1.25)(1.25, -20)) (0.8(0.0) V(1..0) V(0.44) S(0.0) V (O.U 0.0) 0.0.

Аналогично

|Ligi(-10) (0.8§0.1)V(1 ..1)V V(0..1)V(0.1.0.1)0.1 ;

iUBi(0) (0..2)v(1..2)v V(0.4i0.2)V(O.UO..2;

(Ug,(+10) (0.840.6)V(1.0,J0.6)V V(0..4)V(0.1$0.1)0.6i

(Ug,(+20) (0..8)V(1.0df1.0)V V(0.4A0.4)V(O.U0.1) 1.0.

в результате получают множество

В .o, -20 , :Q.i, -io ,

0.2, О , 0.6, +10 , 1,0, +20 j,

f которое совпадает с множеством В,

обозначаюпщм понятие сильно увеличить температуру, следовательно решением при данном условии является сильно увеличить температуру.

Регистр 1 предназначен для параллельного приема, хранения и вьщачи в

to Дешифратор (фиг. 3) 12 служит д формирования управляющих сигналов мультиппёксора в зависимости от з чений на входах 9-11 и результата сравнения, поступающего с выхода

прямом и инверсном кодах одного значения функции принадлежности входного 5 схемы 7 на вход 38 дешифратора 12

расплывчатого множества на схему 7 и мультиплексор 8. Регистр имеет восемь информационных входов, восемь

прямых и восемь инверсных информаци-

онных выходов и синхровход (вход За пись).

Регистр 2 предназначен для параллельного приема, хранения и вьщачи в прямом и инверсном кодах одного значения матрицы расплывчатого отношения на схему 7 и мультиплексор 8. Регистр имеет восемь информационных вхдов, восемь прямых и восемь инверсны выходов и синхровход (вход Запись)

Схема 7 сравнения предназначена для параллельного сравнения, восьмиразрядных кодов двух положительных чисел на больше-меньше. На выходе появляется 1, если число, поступившее на вход схемы 7 с регистра 1, . больше,чем число, поступившее на вхо схемы 7 с регистра 2, и О - в противном случае. Схема 7 построена как классическая схема сравнения на комбинационных элементах.

Мультиплексор 8 предназначен для коммутации прямых или инверсных выходов регистров 1 или 2 на вход 13 блока 14. Выбор одного из входов определяется значениями сигналов, поступающи на управляющие входы мультиплексора с дешифратора 12. Коммутатор 15 с трехстабильными выходами предназначен для вьщачи байта данных с выхода мультиплексора 8 на вход-выход 18 и для отключения выхода мультиплексора 8 от входа-выхода 18.

Коммутатор 17 служит для передачи байта данных с входа-выхода 98 на вход 19 блока 14.

Триггер 5 служит для запоминания результата сравнения элементов столб3056586

ца на максимум/минимум, вьщаваемого с выхода 29 блока 1А.

Блок 14. (фиг. 2) при объединении устройств в столбец служит для нахож- 5 дения максимального среди значений, подаваемых на вход 13 блока 14, среди всех ячеек стол-бца, что индицируется единичным сигнал ом на выходе 29 блока 14.

to Дешифратор (фиг. 3) 12 служит для формирования управляющих сигналов . мультиппёксора в зависимости от значений на входах 9-11 и результата сравнения, поступающего с выхода

5 схемы 7 на вход 38 дешифратора 12

Таблица 1

дные сигналы

Функционирование дишефратора I2

Выходные сигналы

45

Алгоритм функционирования дешифратора 12 приведен в табл. 1.

Работа устройства, когда оно яв- 55 ляется частью однородной структуры. Реализуется 1чинимаксная композиция по формуле (2).

В регистре 2 каждого устройства записано одно значение матрицы расШ

подавать на выход мультиплексора 8. Вход 9 служит для указания, в каком режиме работать дешифратору 12: операция (О), т.е. выполняется композидия, или выдача (1), т.е. происходит выдача прямого значения одного из регистров 1 или 2 на вход- выход 18 (при этом значение на входе 11 игнорируется). Таким образом, значения сигналов на входах 10 и 11 указывают на то, какую композицию выполнять (табл. 2).

Таблица 2

15

плывчатого отношения R (х,у) в виде восьмиразрядного двоичного кода. Запись осуществляется путем подачи соответствующего кода на горизонтальный информационный вход 3 и возбуждения входа 6.

°. На горизонтальные информахщон- ные шины Структуры подается значение входного расплывчатого множества А в виде восьмиразрядного двоичного кода, по сигналу на входе 4 одно значение функции принадлежности множества А -jU (х) записывается в регистр 1, одновременно сбрасывается триггер 5.

2. На дешифратор 12 поступают следующие сигналы: со схемы 7 по входу 38, управляющие сигналы на входы

10 и 11, указывающие, какаякомпозидия уп выполняется (табл. 2), управляюп(ий сигнал на вход 9 (нулевое логическое значение), благодаря чему коммутатор 15 отключен от входа-выхода 18, а коммутатор 17 открыт и соединяет 25 вход-выход 18 с входом 19 блока 14. Денифратор 12 формирует такие управляющие сигналы (табл. 1), что мультиплексор 8 пропускает на выход значение с прямых выходов регистра, со- ЗО держащего минимальное значение.

3. После подачи на вход 23 блока 1А единичного значения начинает работать блок l4. После окончания

переходных процессов во всем столбце, с содержащее два регистра, дешифратор, состоящем из таких ячеек, на выходе схему сравнения и входной шинный ком- 29 блока 14 появляется единичное ло- мутатор, причем информационные вхоФормула изобретения 1. Вычислительное устройство.

гическое значение в той ячейке, в которой обнаружено наибольшее из значений, подаваемых на входы 13 блоков 14 во всем столбце. Этот сигнал устанавливает триггер 5.

4. На вход 9 подается единичный логический уровень (управляющие сигналы на входах 10 и 11 сохраняются), который запирает коммутатор 17 и вместе с триггером 5, установленным

Г

в ячейке столбца, содержащего

максимальный элемент, отпирает коммутатор 15, сигнал с выхода мультиплексора 8 поступает на вход-выход 18.

Пояснение табл. 1. Вход 11 показывает, какое значение подавать на выход мультиплексора - прямое (1) или инверсное (О), т.е. искать максимум или минимум в столбце. Вход 10 показывает максимальное или мини- .мальное из значений регистров 1 и 2

подавать на выход мультиплексора 8. Вход 9 служит для указания, в каком режиме работать дешифратору 12: операция (О), т.е. выполняется композидия, или выдача (1), т.е. происходит выдача прямого значения одного из регистров 1 или 2 на вход- выход 18 (при этом значение на входе 11 игнорируется). Таким образом, значения сигналов на входах 10 и 11 указывают на то, какую композицию выполнять (табл. 2).

Таблица 2

15

Формула изобретения 1. Вычислительное устройство.

ды первого и второго регистров объединены и подключены к первому инфор40 мационному входу устройства, а информационные входы дешифратора с первого по третий подключены соответственно к первому, второму и третьему разрядам входа операции устройства, о т45личающеес я тем, что, с целью повышения быстродействия при реализации операции кoмпoзиuJ и, оно содержит мультиплексор, триггер, операционный блок и выходной шинный ком50 мутатор, первый и второй управляюш -ге входы, информационный вход и выход которого соединены соответственно с выходом триггера, первым разрядом входа операции устройства, выходом

55 мультиплексора и информационным входом-выходом устройства, первый и второй входы и выход схемы сравнения подключены соответственно к прямым выходам первого и второго регистров

.91305658

и управляюа ему входу дешифратора, первый и второй выходы которого соединены соответственно с первым и вторым управляющими входами мультиплексора, первый, второй, третий и чет- /j вертый информационные входы мультиплексора подключены соответственно к прямому и инверсному выходам первого регистра и npHMONry и инверсному выходам второго регистра, синхровходы Ш . первого и второго регистров соединены с синхровходом устройства, первый,, второй и третий информационные входы, вход операции, информационный выход

10

2, Устройство по п, 1, о т л и - чающееся тем, что операционный блок содержит две группы из п элементов И и две группы из п элементов ИЛИ, где п - разрядность данных, причем первые входы элементов И первой и второй групп соединены с одноименными разрядам соответственно первого и второго информационных входов блоИЛИ первой группы.подключены к одноименным разрядам соответственно третьего информационного входа и информационного выхода блока, первые вхо- и выход признака результата операци- 15 ды элементов. ИЛИ второй группы соеди- онного блока подключены соотвествен-i нены с выходами одноименных элементов

но к выходу мультиплексора, выходу входного шинного коммутатора, второму информационному входу устройства, четвертому разряду входа операции устройства, информационному выходу устройства и установочному входу триггера, вход сброса которого соединен с синхровходом устройства, а упра;вляю1пдй вход и информационный вход входного шинного коммутатора подключены соответственно к первому разряду входа операции устройствам информационному входу-выходу устройства

10

2, Устройство по п, 1, о т л и - чающееся тем, что операционный блок содержит две группы из п элементов И и две группы из п элементов ИЛИ, где п - разрядность данных, причем первые входы элементов И первой и второй групп соединены с одноименными разрядам соответственно первого и второго информационных входов бло

И второй группы, вторые входы элементов ИЛИ первой и второй групп подключены к выходам одноименных элементов

И первой группы, в -орые входы первых элементов И первой и второй групп соединены с входом операции блока, вторые входы i-x элементов И первой и второй групп (2 i п) подключены

к выходу (i- - го элемента ИЖ второй груп:пы, а выход п го

элемента ИЛИ второй группы соединен с вьЕходом признака результата блока.

S

Изобретение относится к вычислительной технике и предназначено для построения однородных вьгаисли- тельных структур, ориентированных на параллельную обработку расплывчатых алгоритмов управления. Целью изобретения является повышение быстродействия устройства при реализации операции композиции. Для зтого в устройство, содержащее два регистра 1, 2, дешифратор 12, схему 7 сравнения и входной шинный коммутатор 17, введены мультиплексор 8, триггер 5, операционный блок 14 и выходной шинный коммутатор 15. 1 з.п. ф-лы, 5 ил., 2 табл. € (Л 00 Q сд 05 СП эо

гч

WTpeOfiieHue i

fiOKtungriaЛ

Составитель Г.Виталиев Редактор Н.Рогулич Техред И.Попович Корректор Т.Колб

Заказ 1451/45 Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4