Устройство для выполнения операций над расплывчатыми операндами Советский патент 1989 года по МПК G06F7/38 

СП

MsA

OS

-

Изобретение относится к цифровой ычислительной технике и предназначео для использования в однородных выислительных структурах, ориентиро- анных на параллельную реализацию асплывчатых алгоритмов управления, а также в информационно-советующих системах оперативного управления технологическими процессами.

Цель изобретеьшя - расширение функциональных возможностей устройства путем вьтолнения арифметических операций.

На чертеже представлена функцио- 15 aльнaя схема устройства.

Устройство содержит первый, вто- . рой и третий регистры 1-3,второй коммутатор 4, арифметико-логический блок (АЛБ) 5, первый коммутатор 6, груп- 20 пу 7 элементов И, четвертый регистр 8, блок 9 памяти5 пятый регистр 10, элемент И 11, первый 12 и второй 13 дешифраторы, первбш 14 и второй 15 шинные формирователи, вход 16 син-25 хронизации устройства, информационный вход 17 устройства и информационных выход 18 устройства.

Регистры 1-3 предназначены для приема в параллельном коде, .хранения ЗО и выдачи (в прямом и инверсном кодах) значений расплывчатых высказы- ваний на информационные входы коммутатора 4, Разрядность регистров 1-3 выбирается в зависимости от используемых операндов. Регистры имеют информационные входы и входы разрешения записи. Коммутатор 4 пред- назначен для коммутации соответствующих выходов регистров 1-3 с входами Q АЛБ 5 и входами коммутатора 6. Коммутатор 4- имеет шесть информационных входов и два выхода, разрядность которых определяется разрядностью регистров 1-3. .45

АЛБ 5 служит для выполнения арифметических операций над элементами расплывчатых множеств и выработки признаков сравнения двух элементов расплывчатых множеств. АЛБ имеет - два информационных входа А и В и один информационный выход, разрядность которых совпадает с разрядностью регистров 1-3. АЛБ 5 имеет также управ- лякяций вход, при подаче на который определенного кода вьтолняется одна из следующих операций:

1.A-t-B+Cr,,

2.А-В-1+Ch,

35

0

5

0 5

О Q 5

-

5

3.А V В,,

4.А Л В,

5.А V В, 6.В+С,

7.Установка О,

8.Передача А.

При выполнении АЛБ арифметических операций на его выходе признака равенства операндов возникают сигналы урловий, которые подаются на второй вход дешифратора 13, управляюп(ий работой коммутатора 6.

Коммутатор 6 предусмотрен для коммутации одного из выходов коммутатора 4 с информационным входом шинного формирователя 15.

Группа элементов И предназначена для вьщачи результатов работы устройства на выход 18.

Блок 9 памяти совместно с регистрами 8 и 10 и э тементом И 11 представляет собой микропрограммный узел управления, предназначенный для хранения микропрограмм, организующих работу устройства. Объем памяти блока 9 и разрядность регистра 8 зависят от числа микропрограмм, которые пользователь желает иметь. Разрядность регистра 10 определяется длиной одной микрокоманды.

Регистр 8 служит для хранения адреса текущей микрокоманды. Он выполнен -па двоичных счетчиках, что позволяет менять адрес микрокоманды.

Регистр 10 предназначен для хранения текущей выполняемой микрокоманды.

Элемент И 11 управляет работой регистров 8 и 10. Он стробирует про- .,хождение импульсов от внешнего генератора импульсов в тот момент, когда выполнение текущей микропрограммы за вершилось и устройство готово выдать результат.,

Дешифраторы 12 и 13 предусмотрены для вьщачи управляющих кодов на АЛБ 5, коммутатор 6, а также для управления шинными формирователями 14 и 15.

Шинные формирователи служат для организации внутренней трехстабиль- ной шины устройства и позволяют коммутировать или выход АЛБ 5, или выход коммутатора 6 на входы регистров 1-3 и входы элементов И группы.

Устройство предназначено для выполнения микропрограмм, реализующих основные операции над расплывчатыми высказываниями, и может быть включено в качестве спецвычислителя в лю31451677

бую ЭВМ, управляющую технологическим 10, с этого момента начинается реали- процессом по лингвистическому алго- зация микропрограммы, ритму.Управляющее поле этой микрокоманРассматриваемое устройство реали- ды разрешает запись в соответствую- зует следующие логические операции щий этому полю регистр, например в над расплывчатыми высказьшакиями первый, значения расплывчатого выс- а и 5 :называния а 0,7: с входа 17. Од1)инверсия 1 а 1-а, новременно поле Конец операции

2)конъюнкция 1 а 8 (a,b); Q этой микрокоманды поступает на пер3)дизъюнкция 1 а v max(a,b) ; вый вход элемента И и разрешает про4)конъюнкция 2 а S (a+b-1,0)} хождение сигналов от ГСИ. Тактовая

5)дизъюнкция 2 а (a+b,J); частота его подобрана таким образом,

6)импликация 1 И - (1-а,Ь); чтобы за период этого генератора

7)импликация 2 а - (1,1-a+b)i 15 смогла выполниться любая микроко8)импликация 3 а Ь манда . По отрицательному фронту пер- Г 1, если а Ь;вого синхроимпульса (СИ) происходит

, если а Ь; наращивание регистра адреса 8. Та9)импликация f а - образом, пока выполняется первая

(1, если а Ъ;.20 микрокоманда, на выходе блока 9 по0, если а Ь; . явится вторая микрокоманда, С приходом очередного импульса от ГСИ в ре10)эквивалентность 1 а «- 6 гистр 10 записывается вторая микро- min(max( 1-а,Ь) ,гаах(а , j-b) ; команда, выполнение которой анапогич11)эквивалентность 2 а b 2Ь но вьтолнению первой, только значе- min(rain( 1,1-3i+b) ,min 1,1-Ь+а)) ние расплывчатого высказывания b

12)эквивалентность 0,5 записывается с входа 17 в ре- т1п((1,если ),(1,если )); гистр 2. По отрицательному фронту

((О,если ),(0,если ))i второго СИ от ГСИ происходит наращи13)эквивалентность 4 а b зо вание содержимого регистра 8, вслед т1п((1,если aib) , (1 ,если b ia))) ствие чего на выходе блока 9 появля((Ь,если а7Ь),(Ь,если Ь а)), ется третья микрокоманда, которая по

Если заданы степени истинности переднему фронту третьего СИ записы- высказываний а и Ь, то всегда можно вается в регистр 10, ее поля посту- найти истинность составных высказы- - пают на управляющий вход коммутатора . ваний по формулам (1)-(13). Из формул 4.

(1)-(13) можно образовывать сложные В соответствии с микропрограммой логические формулы, описывающие тот операции Эквивалентность на первом или иной объект.выходе комму-татара 4 появляется зна40 чение 7 3 0,3, а на втором выходе

Рассмотрим работу устройства на коммутатора 4 - значение b 0,5, С примере реализации операции Эквива- выходов коммутатора 4 значения рас- лентность 2,плывчатых высказываний поступают на

Выполнение операции начинается с информационные входы АЛБ 5 и коммута- того, что на информационные входы g тора 6. В результате вьтолнения тре- регистра 8 поступает адрес первой тьей команды на выходе АЛБ будет ре- ..микрокоманды операции Эквивалент- зультат выполнения операции с 1 + ность 2 и по сиггалу Запись он + b - а 0,8, С приходом четвертого записывается в регистр 8, С выхода сИ в регистр 10 записывается четвер- регистра 8 адрес первой микрокоманды -ая микрокоманда, выполнение которой подается на адресный вход блока 9. аналогично третьей микрокоманде; от- Через время, определяемое типом бло- личие состоит лишь в том, что резуль- ка 9 памяти, на его выходе появляет- тат записывается в третий регистр, ся первая микрокоманда микропрограм- Таким образом, в результате выполне- мы, реализующей операцию Эквивалент- кия четвертой микрокоманды в третий ность. По переднему фронту.первого регистр записывается значение ,8, тактового импульса от внещнего гене- В результате выполнения пятой мик- ратора синхроимпульсов (ГСИ) первая рокоманды на вьпсоде АЛБ 5,появляется микрокоманда записывается в регистр значение d 1-b+a 1,2, которое шестой.

514516776

микрокомандой записывается во второй |блок памяти, элемент И, о т л и ч ачто, с целью рас15

20

25

регистр,

При выполнении седьмой микрокоманды на вьЕХод коммутатора 6 вьщается код 1, который через шинный форми- рователь 15 записывается в первый регистр.

Вьшолнение восьмой и девятой микрокоманд заключается в том, что на ю входы АЛБ 5 и коммутатора 6 поступает содержимое второго и третьего реги-- строй в )Ix кодах, т.е. код 1 и с 0,8, и АЛБ осуществляет выполнение операции Конъюнкция, в результате чего на выход АЛБ вьздается наименьший из операндов, т.е. с 0,8, который записывается в третий ре гистр.

Выполнение десятой и одиннадцатой микрокоманд аналогично вьтолне- нию восьмой и девятой микрокоманд, отличие состоит лишь в том, что на входы АЛБ 5 и коммутатора 6 поступают другие операнды: на первый вход поступает содержимое регистра 1 (код 1) а на второй вход - содержимое регистра 2 (Q 1,2). Б результате выполнения операции Конъюнкция (т.е. нахождения минимума) на выходе АЛБ появляется код 1, который одиннадцатой микрокомандой записывается во второй регистр.

Вьш олнетше двенадцатой и тринад- ми фокоманд аналогично выполне- gg нию десятой и одиннадцатой микрокоманд, отличие состоит лишь в том, что на первые входы АЛБ 5 и коммутатора 6 поступает содержимое второго регистра (код 1), а на их вторые входы - содержимое третьего регистра (с 0,8). В результате на выходе АЛБ 5 появляется значение с 0,8, являющееся вьшолнением операции Эк- вивалентнос ть 2 над расплывчатыми переменными а 0,7, b 0,5, которое тринадцатой микрокомандой выдается на выход 18. На этом выполнение операции Эквивалентность 2 заканчивается.

Другие операции вьшолняются аналогичным образом.

Формула изобретения

Устройство для выполнения операций над расплывчатыми операндами, содержащее четыре регистра, группу элементов И, первый и второй коммутаторы,

ю щ е е с я тем, что, с ширения функциональных возможностей за счет выполнения арифметических операций, в него введены арифметико- логический блок, первый и второй дешифраторы, пятый регистр, первый и второй шинные формирователи, причем информационные входы первого, второго, третьего регистров и первые входы элементов И группы подключены к информационным входам устройства и к выходам первого и второго шинных формирователей, выход первого регистра соединен с первым информационным вхо дом второго коммутатора, инверсный выход первого регистра соединен с вторым информационным входом йторого коммутатора, выход второго регистра соединен с третьим информационным входом второго коммутатора, инверсный выход второго регистра соединен с четвертым информационным входом второго коммутатора, выход третьего регистра соединен с пятым информационным входом второго коммутатора, ин версный выход третьего регистра соединен с шестым информационным вхо 30 дом второго коммутатора, первый и второй выходы которого соединены с первым и вторым информационными вхо- дами арифметико-логического блока и с первым и вторым информационньши входами первого коммутатора соответственно, управляющий вход второго коммутатора соединен с выходом пятого регистра, информационный вход которого соединен с выходом блока памяти, адресный вход которого соединен с выходом четвертого регистра, первый информационный вход которого соединен с входом разрешения записи пятого регистра и с выходом элемента 45 И, первый вход которого соединен с вторым информационным входом четвертого регистра и входом синхронизации устройства, выход пятого регистра соединен с входами разрешения записи 50 первого, второго, третьего регистров, с вторыми входами элементов И группы, с вторым входом элемента И, с информационным входом первого дешифратора и с первым информационным 55 входом второго дешифратора, первый выход первого дешифратора соединен с входом кода операции арифметико- логического блока, а второй выход соединен с входом синхрониза1у1и пер

40

|блок памяти, элемент И, о т л и ч ачто, с целью рас5

20

25

gg

ю щ е е с я тем, что, с ширения функциональных возможностей за счет выполнения арифметических операций, в него введены арифметико- логический блок, первый и второй дешифраторы, пятый регистр, первый и второй шинные формирователи, причем информационные входы первого, второго, третьего регистров и первые входы элементов И группы подключены к информационным входам устройства и к выходам первого и второго шинных формирователей, выход первого регистра соединен с первым информационным входом второго коммутатора, инверсный выход первого регистра соединен с вторым информационным входом йторого коммутатора, выход второго регистра соединен с третьим информационным входом второго коммутатора, инверсный выход второго регистра соединен с четвертым информационным входом второго коммутатора, выход третьего регистра соединен с пятым информационным входом второго коммутатора, инверсный выход третьего регистра соединен с шестым информационным вхо- 30 дом второго коммутатора, первый и второй выходы которого соединены с первым и вторым информационными вхо- дами арифметико-логического блока и с первым и вторым информационньши входами первого коммутатора соответственно, управляющий вход второго коммутатора соединен с выходом пятого регистра, информационный вход которого соединен с выходом блока памяти, адресный вход которого соединен с выходом четвертого регистра, первый информационный вход которого соединен с входом разрешения записи пятого регистра и с выходом элемента 45 И, первый вход которого соединен с вторым информационным входом четвертого регистра и входом синхронизации устройства, выход пятого регистра соединен с входами разрешения записи 50 первого, второго, третьего регистров, с вторыми входами элементов И группы, с вторым входом элемента И, с информационным входом первого дешифратора и с первым информационным 55 входом второго дешифратора, первый выход первого дешифратора соединен с входом кода операции арифметико- логического блока, а второй выход соединен с входом синхрониза1у1и пер40

вого шинного формирователя, инфорнн ционный вход которого соединен с выходом результата арифметико-логического блока, выход признака равенства операндов которого соединен с вторым информационным входом второго дешифратора, первый выход которого соеди- fiQH С управляющим входом первого коммутатора, а второй выход второго дешифратора соединен с входом синхронизации второго шинного формирователя, информационный вход которого соединен с выходом первого ком ;утатора5 выходы- элементов И группы являются информационными выходами устройства .

Изобретение относится к цифровой вычислительной технике и предназначено для вьтолнения следующих операций над расплывчатыми переменными: инверсии, дизъюнкции, конъюнкции, импликации, эквивалентности. Цель изобретения заключается в расширении функциональных возможностей за счет выполнения арифметических операций. Устройство может применяться в системах управления в качестве спецвычис- лителя с целью принятия решений в условиях неопределенности. Устройство содержит пять регистров, два коммутатора, арифметико-логический блок, два дешифратора, два шинных формирователя, блок памяти, элемент И, группу элементов И. 1 ил. (О