Преобразователь угла поворота вала в код Советский патент 1987 года по МПК H03M1/48 

113

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.

Целью изобретения является повышение быстродействия преобразователя.

На чертеже представлена структурная схема преобразователя.

Преобразователь содержит синусно- косинусный вращающийся трансформатор (СКВТ) 1, селектор 2 квадрантов,первый 3 и второй А цифроаналоговые преобразователи (ЦАП), дифференциальный усилитель 5, блок 6 преобразования кода в коды синуса и косинуса, блок 7 памяти, третий ЦАП 8, суммирующий усилитель 9, реверсивный счетчик 10, формирователь 11 импульсов, демодулятор 12, аналого-цифровой преобразователь (АЦП) 13, регистр 14, накопитель 15, сумматор 16, источник 17 опорного напряжения.

Преобразователь работает следующим образом.

Сигналы с выхода СКВТ, пропорциональные синусу и косинусу измеряемого угла, поступают на селектор 2 квадранта, который по состоянию f двух старших разрядов выходного кода реверсивного счетчика 10 вырабатывает на своих аналоговых выходах сигналы, соответствующие тригонометрическим функциям sinu, cos первого квадранта измеряемого угла.

Сигналы 81пл и созл)- подаются на аналоговые входы цифроаналоговых преобразователей 3 и А, где умножаются на цифровой код, эквивалентный соответственно косинусу и синусу кода V,, Функциональное преобразование кода Y выполняется блоком 6 синус- но-косинусного преобразования,Разность полученных произведений sin if cos ( и cos t sin If с выхода дифференциального усилителя 5 подается на второй вход суммирующего усилителя 9, на первый вход которого подается сигнал с выхода цифроаналогового преобразователя 8, представляющий собой произведение опорного сигнала Ujj на выходной код сумматора 16,

Выходной код сумматора 16 является разностью цифрового кода i/, образованного группой выходов накопителя 15 и младшими разрядами реверсивного счетчика 10, и цифрового кода поправки d, соответствующей инст7372

рументальной погрешности преобразователя и выбранной из корректирующего блока 7 памяти по коду Lf и f старших разрядов счетчика 10. На выходе

5 суммирующего усилителя 9 образуется сигнал рассогласования U, пропорциональный 8in( Lf) - - с/,

При малых рассогласованиях кода реверсивного счетчика 10 с углом

О поворота СКВТ Ц U (V,, Ч,

+ If ) - (/ , Код сУ поправки содержит в себе информацию о погрешностях си-, нусно-косинусного преобразователя 1, погрешностях селектора 2 квадрантов,

ЦАП 3 и 4 и дифференциального усилителя 5,

Формирователь 11 вырабатывает последовательность импульсов счета с удвоенной частотой опорного иапря жения. При этом передние фронты импульсов счета совпадают с максимумами полуволн напряжения U. Демодулятор 12 по напряжениям U и опорному Up вырабатывает сигнал знака рассогласования. Сигнал U с выхода суммирующего усилителя 9 поступает на входы АЦП 13, состоящего из блока компараторов, выходы которого подключены к шифратору, формирующему

арифметический двоичный код рассогласования (не показано).

По сигналу с выхода блока выходной код АЦП 13 в каждом цикле фикси- 35 руется в регистре 14 и поступает в накопитель 15, где oбpaзyefcя разность текущего н предьщущего значений и сигнал переноса в последующие разряды реверсивного счетчика 10.

Преобр азователь работает циклически, с появлением каждого выходного импульса формирователя 11 организуется цикл, обеспечивающий получение результата преобразования. Быст- родействие преобразователя увеличивается за счет снижения времени отработки сигнала рассогласования в АЦП 13.

40

45

Формула изобретения

Преобразователь угла поворота вела в код, содержащий синусно-косинус- Ный вращающийся трансформатор, вход которого соединен с выходом источника опорного напряжения, реверсивный счетчик, первая и вторая группа выходов которого подключены к входам

блока памяти, вторая группа выходов подключена к входам блока преобразования кода в коды синуса и косинуса, первая и вторая группы ёыходо в которого подключены к цифровым входам соответственно первого и второго циф- роаналоговых преобразователей, выходы первого и второго цифроаналоговых преобразователей подключены к входам дифференциального усилителя, третий цифроаналоговый преобразователь, выход которого подключен к первому входу суммирующего усилителя, демодулятор, один вход которого соединен с источником опорного напряжения, отличающийся тем, что, с целью повыщения быстродействия преобразователя, в него введены селектор квадрантов, накопитель, сумматор, аналого-цифровой преобразова- тель, регистр и формирователь импульсов, выходы синусно-косинусного вращающегося трансформатора подключены к информационным входам селектора квадрантов, управлякщие входы которого соединены с первой группой выходов реверсивного счетчика, а первый и второй выходы подключены к аналоговым входам соответственно первого и

Редактор А.Шандор Заказ 1979/56

Составитель М.Сидоро&а Техред Л.Олейник

Корректор

Тираж 902Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий П3035, Москва, Ж-35, Раушская наб., д.А/5

Производственно-полиграфическое, предприятие, г.Ужгород, ул.Проектная, 4

5

5

второго цифроаналоговьпс преобразователей, выходы блока памяти подключены к первой группе входов сумматора, третья группа выходов реверсивного счетчика и группа выходов накопителя подключены к второй группе входов сумматора, выходы сумматора и выход источника опорного напряжения подключены соответственно к цифровым и аналоговому входам третьего цифроанало- гового преобразователя, выход дифференциального усилителя подключен к второму входу суммирующего усилителя, выход которого подключен к другому входу демодулятора и входу аналого- цифрового преобразователя, выходы аналого-цифрового преобразователя подключены к информационным входам регистра, выход источника опорного напряжения через формирователь импульсов подключен к синхронизирующим входам накопителя и регистра,выход демодулятора подключен к знакои регистра, вык группе

входов накопителя, первый и второй выходы накопителя подключены к входам сложения и вычитания реверсивного счетчика.

вым входам накопителя ходы которого подключены

Корректор С.Черни

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи ана- логовьпс источников информации с цифровым вычислительным устройством. С целью повышения быстродействия в преобразователь, содержащий синусно- косинусный вращающийся трансформатор (СКВТ) 1, цифроаналоговые преобразователи 11АП 3 и 4, дифференциальный усилитель 5, блок 6 преобразования кода в коды синуса и косинуса, блок 7 памяти, третий ЦАП 8, суммируюпщй усилитель 9, реверсивный счетчик 10, демодулятор 12, источник 17 опорного напряжения, введены селектор 2 квадрантов, накопитель 15, сумматор 16, АЦП 13, регистр 14 и формирователь 11 импульсов. ЦАП 3 и 4 производят перемножение выходных сигналов СКВТ, приведенных к первому квадранту, на коды синуса и косинуса выходного кода средних разрядов реверсивного счетчика 10. В сумматоре 16 суммируется код поправки, записанный заранее в блоке 7 памяти, с кодом, образованным накопителем 15 и младшими разрядами реверсивного счетчика 10. Выходной код сумматора 16 преобразуется в ЦАП 8 в напряжение. В суммирующем усилителе 9 формируется сигнал переменного тока, амплитуда которого пропорциональна рассогласованию между углом 0 поворота СКВТ и его кодовым эквивалентом в реверсивном счетчике 10 и накопителе 15 с учетом инструментальных погрешностей преобразователя, записанных в блоке 7. АЦП 13 вырабатывает из выходного сигнала усилителя 9 код рассогласования, который в накопителе 15 суммируется с кодом предьадущего измерения. Знак кода рассогласования вырабатывается в демодуляторе 12.Тактовые импульсы синхронизации выраба- тьшаются дважды за период опорного напрйжения в формирователе 11. 1 ил. i (Л 00 tsD СС vl