Устройство для спектрального анализа Советский патент 1986 года по МПК G06F17/14 G01R23/00 

изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах для вьмисления фазы и модуля взаимного спектра в реальном масш-табе времени.

Цель изобретения - расширение функциональных возможностей устройства путем определения модуля взаимного спектра и получения спектральных характеристик в логарифмическом масштабе.

На фиг. 1 показана функциональная схема предлагаемого устройства; на фиг. 2 - временная диаграмма работы устройства при разрядности регистров мантиссы, равной 8, и разрядности регистров порядка, равной6

Устройство содержит (операционные) регистры 1 и 2, элементы НЕРАВНОЗНАЧНОСТЬ 3 и 4, триггер 5, сдвигвый регистр 6, триггер 7 сдвиговый- регистр 8, мультиплексоры 9 и 10, одноразрядные сумматоры 11 и 12, блок 13 сравнения, мультиплексор 4 одноразрядный, сумматор 15, регистр 6, элемент НЕРАВНОЗНАЧНОСТЬ 17, триггер 18, сдвиговый-регистр 19, мультиплексор 20, одноразрядный сумматор 21, двоичные счетчики 22, 23, регистры 24 и 25 порядков, мультиплексоры 26-28, триггер 29, мультиплексоры 30 и 3J, одноразрядный сумматор 32, тактовый вход 33, вход 34 задания количества сдвигов, управляющий вход 35 Коррекция, вход 36 разрешения задания 36 и управляющий вход 37 запуска.

Устройство работает следующим образом.

Вычисленные коэффициенты преобразования Фурье А(К), В(К) в последовательном двоичном коде вводятся младшими разрядами вперед в операционные регистры 1 и 2, Элементом НЕРАВНОЗНАЧНОСТЬ 3 анализируются два соседних разряда двоичного числа А(К). На счетный вход двоичного счетчика 22 и тактовый вход регистров 1, 2 и I6 поступают тактовые импульсы по шине 33 (фиг. 2а). Счетчик 22 считает количество сдвигов. При каждом несовпадении разрядов на выходе элемента 3 появляется сигнал, разрешающий занесение в регистр 6 содержимого регистра 1, не включая старший разряд, следующего за старшим разряда в триггер

2

5 и содержимого двоичного счетчика 22 в регистр 24 порядка. Последнее занесение имеет место, когда на входе элемента 3 находится первьш

5 знаковый н следующий за ним значащий разряды числа. После последнего занесения в регистре 24 содержится порядок двоичного числа А(К) - характеристика логарифма, в регистре

10 6 - значащая часть- числа без старшего значащего разряда, в триггере 5 - следующий после старшего значащий разряд числа. Число В(К) нормализуется аналогичным образом: под

15 управлением элемента НЕРАВНОЗНАЧНОСТЬ 4 происходит занесение значащей части числа без старшей значащей единицы в регистр 8, порядка числа из счетчика 23 - в регистр

20 порядка 27, следующего за старщим разряда - в триггер 7.

Одновременно с процессом нормализации чисел А(К), В(К) происходит норм,ализация их суммы. Последова25 тельный код суммы А(К)+В(К) с выхода одноразрядного сумматора 15 вводится разрядами вперед в регистр 1б„ Затем производится нормализация суммы описанным спосо30 бом одновременно с нормализацией чисел А(К), В(К). Элемент НЕРАВНОЗНАЧНОСТЬ 1 7 управляет занесением мантиссы суммы без старшей значащей единицы и следующего за старшим ран35 ряда мантиссы в регистр 19 и триггер 18 соответственно. I

После окончания ввода чисел под

действием сигнала на входе 34 (фиг. 2б) за первые п импульсов

40 (где п - разрядность регистров б, 8 и 19). происходит сдвиг регистров 6, 8 и 19, во время которого осуществляется коррекция двоичных кодов, содержащихся в этих регистрах.

Коррекция кода регистра б осуществляется путем поразрядного суммирования начиная с младших разрядов на одноразрядном сумматоре 11 двоичного кода регистра с прямым кодом

50 поправки, если содержимое триггера , и с обратным, если - 1, Прямой или обратный код поправки передается в сумматор 11 через мультиплексор 9 5 которьм управляет, триг55 гер 5. Поправка равна двоичному коду регистра 6, сдвинутому на 3 разряда в сторону мла,;ших разрядов. Одновременно аналогичным образом осуществляется коррекция двоичного кода регистра 8 на сумматоре 12, мультиплексоре 10 и триггере 7 и коррекция двоичного кода регистра 19 на сумматоре 21, мультиплексоре 20 и триггере 18 На сумматоре 21 происходит одновременно коррекция мантиссы суммы и вычитание корректируемвй мантиссы большего числа поразрядно начиная с младших разрядов. Корректируемая мантисса большего числа поступает на вычитающий вход сумматора 21 через мультиплексор 14 под управлением блока 13 сравнения.. Во время коррекции мультиплексоры 26 и 27 под управлением входа 35 (фиг. 2г) подключают на последовательный информационный вход регистров 6 и 8 выходы сумматоров 11 и 12 соответственно, а на вход регистра 19 подключен выход сумматора 2I. Таким образом, откорректированные мантиссы нормализованных чисел А(К) и В(К) после коррекции (п сдвигов находятся в регистрах 6 и 8, а их порядки - в регистрах 24 и 25 соответственно. Получены двоичные логарифмы чисел, определяемые по соотношению:

П,

П,

9М-9

7М-6 8

если ,5

если 1 ,,

где П - порядок числа А, представлен ного в двоичном коде с плавающей запятой

М - мантисса. . - Одновременно в регистре 19 получен двоичный код, пропорциональный фазе-f (К) в пределах 0-45. Фазу взаимного спектра определяют по соотношению:

JL.

|- Mj, если UM il,5; UM,,5 7Мг-2М,+3

g ,если им,1,5; 1 , +

+М 2

Z

g М, если 1,,2; 1 ,,, gg

(2).

где М и Н - мантиссы соответственного большего и меньшего из чисел А(К) и В(К).

После п сдвигов коррекции под уп- 55 равлением входа 34 (фиг. 2б) начинается процесс выдвижения полученных двоичных логарифмов чисел log.A(K) и

1241

яама. 10

t5

20

25

30

1)

40

5

2, gg

).

л

- 55 и

2564

log-В(К) последовательным кодом младшими разрядами вперед, причем на последовательный информационный вход регистров 6 и 8 подключаются под управлением 35 (фиг. 2г) последовательные выходы регистров ,24 и 25 порядков через мультиплексоры 26 и 27 соответственно. На входы управления сдвигом сдвиговых регистров мантисс 6, 8 и 19 поступают сдвиговые импульсы для выполнения коррекции и вьщви- жения (фиг. 2б), а на регистры порядков 24 и 25 - импульсы для вьщви- жения.(фиг. 2в).

Двоичные логарифмы чисел поступают последовательным кодом на входы мультиплексора 28, на выходе которого под управлением блока 13 появляется двоичный логарифм большего числа и поступает на первый вход одноразрядного сумматора 32. Одновременно с выдвижением логарифмов чисел выдвигается с последовательного выхода регистра 19- (п-го разряда двоичный код младшими разрядами вперед. С (n-l)-ro разряда регистра 19

код фазы у cf поступает на второй

вход сумматора 32, на третий его вход поступает корректируемый двоичный код фазы, сдвинутый на два разряда в сторону младших разрядов, с (п-2)-го выхода регистра 1 9.,

Коррекция кода фазы происходит следующим образом.

В триггере 29 в последнем такте коррекции под управлением входа 36 фиг. 2д) запоминается старший разряд кода , На выход мультиплексора 30 пропускается прямой или обратный код содержимого регистра 19, сдвинутого на два разряда в сторону младших разрядов в зависимости от содержимого триггера 29 - l или О соответственно. Далее скорректированный код фазы поступает на вход мультиплексора 31, который под управлением входа 37 (фиг. 2е) пропускает на вход сумматора 32 пять младших разрядов, а остальные разряды заполняются единицами. На выходе сумматора 32 образуется последовательный код (младшими разрядами вперед) двоичного логарифма модуля взаимного спектра .logj,C(K), В соответствии с этим модуль взаимного спектра определяется по следующему соотношению:

log,,C(K) где ц - двоичный код, пропорциональ

(K)+ Ы-(Ч ), при А(К)В(К)

(3) logj,B(K)+ 1 (tf) , при.А(К)В(К) ,

ныи

и фазе Ц| (К) в пределах 0-45 .

Таким образом, модуль спектра в предлагаемом у ределяется по двоичному большего числа и по двои фазы взаимного спектра, отношениям, полученным п новке (1) и (2) в (3) :

f(l|)

7Г № при if 0,5 | 1-Vj, приГс| г 0,5 36М1+9М5.-36

10

(4)

Таким образом, модуль взаимного спектра в предлагаемом устройстве определяется по двоичному логарифму большего числа и по двоичному коду фазы взаимного спектра, т.е. по соотношениям, полученным при подстановке (1) и (2) в (3) :

П, , , если 1 М, - . ,5; 1 i М,+М,, -. 1 ,5; ,5 34M,+27Mi-41

п,

..

32

34М,+7МгзЗЗ 32 .

, если l,5iM, 2; 1 .-г М,, ч-М I ,5; cf 0,5 , если UM, 1,5; 1 ,5 ё М,+М 2; tf с 0,5

(51 П,, ---., если 1,5 fM, 2; ,5iM,+M, ,5,

П, , если 1,, -2; 1 ,5 М,4М 2: су 0,5,

где М, , М - ман -иссы соответствен-мантиссы не считая старшего значащено большего и меньшего чисел; го разряда и 6 разрядов порядка),

П, - порядок большего числа . Пусть из,продессора быстрого преобразования Фурье поступают числа

Расс1 отрим пример вычисления лога-:.,..А(К) и В (К) в коде с фиксированной

рифмов, модуля и фазы предлагаемымзапятой (вверхз указаны номера такустройством (используется 8 разрядовтов),

131211 109, 876,543210 О 1 1 О 0000000000 О О 11 011101011

0111010111

О О

1

Соответственно

В(К) 432 ; log.B(K) 10,7927;

А(К) , logjA(K) n,5850;

Cf(K)arctg HI arctg 30°;

C(K)fA (K)+B(K) 3,46; logjC(K)l1,791.

После нормализадии в виде с плавающей запятой числа имеют вид:

А(К) 1011, 1100000000 (последнее

п .

М

занесение в 13-м такте);

В(К) 1010, 1 lOmOlOl (последнее

П. М, занесение в 12-м такте);

A(K)-bB(K) (последнее

М,М занесение в 14-м такте).

При последнем занесении в регистре 6 находится код 10000000, в реги

Таким образом, модуль взаимного спектра в предлагаемом устройстве определяется по двоичному логарифму большего числа и по двоичному коду фазы взаимного спектра, т.е. по соотношениям, полученным при подстановке (1) и (2) в (3) :

стре 8 - 10111010, в регистре 19 - 00101110 - мантиссы без .старших значащих единиц, в регистре 24, - 00101, в регистре 25 - 001010, в триггерах 5, 7 и 18 - 1,1,0 соответственно.

После коррекции двоичный.код регистра 6 равен:

10000000 ОООРП i 1 10001111 код, регистра 8:

10111010

V , 11000010

Под управлением блока 13 сравнения на выход мультиплексора пр опус- кается 0001111, так как число А(К) больше числа В(К).

После коррекции в регистре 19 находится код:

00000 О 01110000

10100011 Полученный код пропорционален

T-jo , т.е. у 28,65 , т.е. погрешность

составляет 1,35 ,

Полученные логарифмы чисел равны:

Log А(К)1011, 1000111

а истинное значение логарифма числа А(К) в двоичном коде равно 1011; 10010101

log В(К)1010, 11000010,-истинное значение 1010, 11001010

Погрешность определения логарифмов в данном случае не превышает 0,1 дБ.

В последнем такте коррекции в. триггере 29 запомнилась единица (старший разр5Вд полученного кода ср s т.е. qi j 70,5) . В процессе выдвижения логарифмов на сумматоре 32 суммируется логарифм числа А(К), прямой код, сдвинутый на два разряда в сторону младших регистров 19 под управлением триггера 29 и мультиплексоров 30 и 31, и сдвинутые на один разряд в сторону младших код регистра 19:

А(К) + 00101i 100011 1

« 000000 0101000

На выходе сумматора 32 получек последовательный двоичный код начиная с младших разрядов модуля взаимного спектра:

П м

истикное

i-og2C(K) ioi 1-, nooiooo,

значение в двоичном коде равно 1011,, 11001010, т.е. погрешность определения модуля не превьшает - 0.02 дБ

на октаву.

Формула изобретения

Устройство для спектрального анализа, содержащее три регистр,а, блок сравнения, четыре мультиплексора, три сдвиговых регистра , три элемента НЕРАВНОЗНАЧНОСТЬ, три триггера, четыре сумматора, причем управляющий вхо первого мультиплексора соединен с выходом блока сравнения, первый и второй входы которого являются соответственно входами реальной и мнимой

10

15

0

5

п

5

0

5

5

частей операнда устройства, первый вход блока сравнения объединен с первым входом первого элемента НЕРАВНОЗНАЧНОСТЬ и информационным входом первого регистра, выход старшего разряда которого подключен к второму входу первого элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с тактовым входом первого сдвигового регистра и тактовым входом первого триггера, выход которого подключен к управляющему входу второт о мультиплексора, выход которого соединен с первым входом первого сумматора, выход которого соединен с первым информационным входом первого мультиплексора, второй информационный вход которого соединен с выходом второго сумматора, первый вход которого подключен к выходу третьего мультиплексора, управляющий вход которого подключен к выходу второго триггера, тактовый вход которого соединен с тактовым входом второго сдвигового регистра и подключен к выходу второ- го элемента НЕРАВНОЗНАЧНОСТЬ, первый вход которого подключен к выходу cTapniero разряда второго регистра, пиформациопный вход которого объединен с вторым входом второго элемента НЕРАВНОЗНАЧНОСТЬ и вторым входом блока сравнения, выход первого регистра подключен к установочному входу первого триггера и информационному входу первого сдвигового регистра, выходы (п-З)-го и п-го разрядов которого соединены соответственно с информационным входом второго мультиплексора и вторым входом первого с гмматора, выход второго регистра соединен с установочным входом второго триггера и информационным входом второго сдвигового регистра, выход (п-З)-го и п-го разрядов которого соединены соответственно с информационным входом третьего мультиплексора и вторым входом второго сумматора, выход первого мультиплексора подключен к первому входу третьего сумматора, второй вход которого соединен с выходом четвертого мультиплексора, управляющий вход которого подключен к выходу третьего триггера, тактовый вход которого объединен с тактовьш входом третьего сдвигового регистра И подключен к выходу третьего эле

мента НЕРАВНОЗНАЧНОСТЬ, первый вход которого соединен с выходом старшего разряда третьего регистра, информационный вход которого объединен с вторым входом третьего элемента НЕРАВНОЗНАЧНОСТЬ и подключен к выходу четвертого сумматора, первый и второй входы которого объединены соответственно с первым и вторым входами блока сравнения, выход третьего регистра подключен к установочному входу третьего триггера и информационному входу третьего сдвигового регистра, выходы (п-З)-го и п-го разря- дов которого подключены соответственно к информационному входу четвертого мультиплексора и третьему входу третьего сумматора, выход которого подключён к входу последова-- тельной .записи информации третьего сдвигового регистра, тактовые входы первого, второго и третьего регистров объединены и являются тактовым входом устройства, а входы управле- ния сдвигом первого, второго и третьего сдвиговых- регистров объединены и являются входом задания количества сдвигов устройства, отличающееся тем, что, с целью расши- рения функциональных возможностей путем определения модуля взаимного спектра и получения спектральных характеристик в логарифмическом масштабе, в него введены два счетчика, два регистра порядков, четвертый триггер, пятый, шестой, седьмой, восьмой и девятый мультиплексоры, пятый сумматор, причем счетные входы счетчиков соединены с тактовым входом устройства, информационный выход первого счетчика соединен с информационным входом первого регистра порядков, вход разрешения записи которого соединен с выходом первого злемента НЕРАВНОЗНАЧНОСТЬ, а выход младшего разряда первого регистра порядков соединен с первьсм информационным входом пятого мультиплексора второй информационный вход которого соединен с вьгходом второго сумматора а выход пятого мультиплексора соединен с входом последовательной записи информации первого сдвигового регистра, информационный выход второго

счетчика соединен с информационным входом второго регистра порядков, вход разрешения: записи которого соединен с выходок второго элемента НЕРАВНОЗНАЧНОСТЬ, а выход младшего разряда второго регистра порядков соединен с первым информационным входом шестого мультиплексора, второй информационный вход которого соедине с выходом третьего сумматора, а выхо шестого мультиплексора соединен с входом последоЕ1ательной записи информации второго сдвигового регистра выход п-го разряда первого сдвиговог регистра является вьгходом реальной части операнда, устройства и соединен с первым информационным входом седьмого мультиплексора, второй информационный вход которого соединен с выходом п-го разряда.второго,сдвигового регистра и является вьгходом мнимой части операнда устройства, управляющий вход седьмого мультиплексора соединен с выходом блока сравнения, а выход седьмого мультиплексора соединен с первым входом пя т ого сумматора, второй вход которого соединен с выходом (n-i)-ro разряда третьего, сдвигового регистра, выход (п-2)-го разряда, которого соединен с информац.иокным входом восьмого мультиплексора J управляющий вход которого соединен с инверсным выходом чет- вертох о триггера, установочный вход которого подключен к выходу четвертого сумматора, а тактовый вход четвертого триггера подключен к входу разрешения записи устройства, выход восьмого мультиплексора соединен с информационным входом девятого мультиплексора, управляющий вход которого является входом запуска устройства, а выход девятого мультиплексора соединен с третьим входом пятого сумматора, выход которого является выходом логарифма модуля взаимного спектра устройства, входы управления сдвигом первого и второго регистров порядков соединены с входом задания количества сдвигов устройства, а уп- равляю1ци:е входы пятого и. шестого мультиплексоров объединены и являются управляющим входом Коррекция устройства.

Д.(к)

Фи5.1

1т ш тт 1ппт1 М}11ши ш шшш{ пш.

1}пт8лт- п-щщий§ход

,..ОТ130В

код занесена

iQgM

а ugiA{i(}

лш1лля т тшъп,.ратплплл.. ™™ ™™ ™пштг1яллгшш1шг-™™™

IT

s«

™™, f

IT

s«

™™, f

TamnJtH JS

i/a.2