Изобретение относится к устройствам ввода информации в клавишные вычислительный машины, в частности в калькуляторы.
Цель изобретения - упрощение устрой-г ства.
На чертеже представлена функциональная схема устройства,подключенного к калькулятору.
Устройство содержит блок 1 форми- fO рования адреса, блок 2 памяти команд, схему 3 сравнения, счетчик 4, группу элементов И 5 и 6, диоды 7 и 8, элемент ИЛИ 9 и элемент 10 задержки. Устройство подключается к калькулято- )5 ру , 11. Блок 1 состоит из блока 12 запуска, элемента И 13,, триггеров 14 и 15, дифференцирующей цепи 16, счетчика 17 адреса,, частотного дискриминатора 18 и элемента 19 задержки. 20
Калькулятор 11 выполнен в виде микропроцессора 20, узла 21 логики, диодов 22 - 25 и узла 26 клавиатуры. Схема калькулятора представлена в упрощенном ввде - не показаны цифро- 25 вой индикатор и генератор синхроимпульсов, не раскрыт узел логики, а приведена только его выходная часть - четыре диода 22 - 25,, с помощью которых на входе управления микропроцес- 30 сора осуществляется объединение сигналов пуска и сигналов управления . клавиатурой, сигналов, поступивших на узел логики после нажатия кнопок.
Устройство работает следующим об- разом.
В исходном состоянии сигнал на выходе блока 12 запуска отсутствует, калькулятор 11 арифметических действий не выполняет На вход частотного 40 дискриминатора 18 поступают импульсы с выхода управления индикатором каль- кулятора 11 . Частота импульсов превышает пороговую для дискриминатора 18, при этом сигнал на его выходе отсут- 45 ствует. Импульсная последовательность также поступает через элемент 19 задержки на вход установки в 1 триггера 14, устанавливая на его выходе сигнал готовности калькулятора. 50
Начало работы определяется поступлением команды с блока 12 запуска. Импульс команды, пройдя элемент И 13, переключает счетчик 17 адреса, уста- навливая адрес команды.Одновременно через дифференцирующую цепочку 16 устанавливается в 1 триггер 15, под- готавливая к работе группу элементов
И 5 и 6. Теоретически количество элементов И равно числу входов управления микропроцессора калькулятора.
Одновременно, пока калькулятор 11 не производит вычисление, на шины управления клавиатурой с определенной цикличностью поступают импульсы с выходов микропроцессора. В одном цикле на каждую шину поступает по одному импульсу. Все импульсы сдвинуты во времени и не накладываются друг на друга. Объединивпшсь в одну последовательность после элемента ИЛИ 9, они поступают на счетчик 4. В течение цикла счетчик 4 подсчитывает импульсы, поступающие с шин управления клавиатурой, число которых в цикле равно количеству шин (выходов микропроцессора) . Последний импульс цикла через элемент 10 задержки сбрасывает счетчик 4 в О, и цикл снова повторяется.
Таким образом, на схему 3 сравне- ния поступают для сравнения число из блока 2 памяти команд и число из-счетчика 4. При совпадении заданной команды с блока 2 и числа со счетчика 4 со схемы 3 сравнения на группу элементов И 5 и 6 поступает сигнал 1. Кроме числа на схему 3 сравнения, блок 2 памяти команд выставляет единичный потенциал на входе группы элементов И 5 и 6, Группа элементов И 5 и 6 готова к пропуску импульса управления. Следующий импульс с выхода требуемой шины (эта щина по заданной команде должна быть скоммутирована на входе управления микропроцессора), пройдя элемент ИЛИ 9, поступает на вход счетчика 4 и на вход открытой группы элементов И 5 и 6. Пройдя rpynfty элементов И и диод (7,8), импульс поступает на вход управления микропроцессора 20.
Приняв информацию, микропроцессор начинает выполнять команду, во время которой не формируются импульсы управления индикатором. Срабатывает частотный дискриминатор 18, устанавливая оба триггера 14 и 15 в О. Закрывается группа элементов И 5 и 6, закрывается элемент И 13, блокируя вход счетчика 17 адреса.
Выполнение команды микропроцессо - ром 20 определяется появлением импульсов на шине управления индикатором. Снимается блокирующий потенциал с частотного дискриминатора 18, вклю чается триггер 14 импульсом с элемента 19 задержки. Счетчик 17 адреса устанавливает адрес второй команды в блоке 2 памяти команд, и далее процесс повторяется аналогично описанно- му для записи первой команды.
Изобретение обеспечивает повышение надежности работы устройства за счет более простого схемного решения, исключающего ключи, включаемые парал- лельно элементам коммутации узла 26. Кроме того, сокращается количество связей устройства с калькулятором, что сводит до минимума влияние помех.
Ф
ормула изобретения Устройство для ввода информации в калькулятор, содержащее блок формирования адреса и блок памяти команд, вход адреса которого соединен с выходом адреса блока формирования адреса, вход разрешения которого является одноименным входом устройства, отличающееся тем, что, с целью
Редактор А.Огар Заказ 2966/52
Составитель А.Пак , Техред И.Попович
Корректор
Тираж 672Подписное
ВНИШШ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб.,д..4/5
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,,4
с
0
5
Q
упрощения устройства, оно .содержит элемент ИЛИ, элемент задержки, счетчик, схему сравнения и группу элементов И, выходы которых являются выходами устройства, входы элемента ИЛИ являются входами опроса устройства, выход элемента ИЛИ соединен с первыми входами элементов И группы и со счетным входом счетчика, вход сброса которого, соединен через элемент задержки с соответствующим входом опроса устройства, выход счетчика и выход первого поля команды блока памяти команд соединены с первым и вторым информационными входами схемы сравне ния, выход признака равенства которой соединен с вторыми входами элементов И группы, выход сопровождения адреса блока формирования адреса соединен с третьими входами элементов И группы, четвертые входы которых соединены с выходами соответствующих разрядов выхода второго поля команды блока памяти команд.
Корректор И. Муска
название | год | авторы | номер документа |
---|---|---|---|
Устройство для ввода информации в калькулятор | 1981 |
|
SU1117623A1 |
Устройство для ввода информации в калькулятор | 1985 |
|
SU1297033A1 |
Система для отладки программ | 1987 |
|
SU1481774A1 |
Устройство для измерения временных интервалов | 1984 |
|
SU1221637A1 |
ТРЕНАЖЕР МНЕМОСХЕМ | 1990 |
|
RU2101772C1 |
УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ФОРМЫ СИГНАЛОВ ИМПУЛЬСНО-ФАЗОВОЙ РАДИОНАВИГАЦИОННОЙ СИСТЕМЫ | 1997 |
|
RU2111504C1 |
Устройство для воспроизведения графической информации | 1980 |
|
SU1015424A1 |
Устройство для ввода информации в калькулятор | 1990 |
|
SU1791807A1 |
МИКРОПРОЦЕССОРНАЯ СИСТЕМА УПРАВЛЕНИЯ ТЕХНОЛОГИЧЕСКИМИ ПРОЦЕССАМИ | 1991 |
|
RU2012035C1 |
МНОГОФУНКЦИОНАЛЬНОЕ ОТЛАДОЧНОЕ УСТРОЙСТВО ДЛЯ МИКРОПРОЦЕССОРНЫХ СИСТЕМ | 2016 |
|
RU2634197C1 |
Изобретение относится к вычислительной технике и может быть использовано в калькуляторах. Целью изобре-г тения является упрощение устройства. Црограмма управления вычислительным процессом вводится в калькулятор нег. посредственно на входы команд микропроцессора калькулятора. Дпя этого все шины управления клавиатурой обье- динены элементом ИЛИ 9. Выход элемента ИЛИ 9 подключен к счетчику 4 и через группу элементов И 5, 6, диоды 7, 8 к входам управления микропроцессора. При совпадении числа в счетчике 4 с числом в блоке памяти команд 2 схема сравнения 3 вьздает сигнал Разрешение на группу элементов И 5, 6 и сигнал с определенной шины управления клавиатурой поступает на входы команды микропроцессора 20 калькулятора 11. 1 ил. с (Л со ю 4 О кэ
Патент США № 4044398, кл | |||
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Устройство для ввода информации в калькулятор | 1981 |
|
SU1117623A1 |
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Авторы
Даты
1987-07-15—Публикация
1986-01-30—Подача