ТРЕНАЖЕР МНЕМОСХЕМ Российский патент 1998 года по МПК G09B23/18 G09B9/00 

Изобретение относится к вычислительной технике и предназначено для изучения аппаратных и программных средств.

Известен тренажер мнемосхем, содержащий регистр адреса, дешифратор, информационные регистры, связанные с вычислителем, и светодиодную матрицу, состоящую из светодиодов, мнемосхемы, коммутирующих элементов, элементов И и элементов НЕ [1]
Такие технические средства удобны для практических занятий по изучению аппаратных средств цифровой техники из-за наглядности представления электронных схем, однако они не позволяют обучать программным средствам. Это снижает дидактические возможности тренажера при проведении практикума по микропроцессорной технике. Кроме того, используемый матричный индикатор имеет значительную аппаратурную избыточность из-за применения двухвходовых элементов И и элементов НЕ.

Наиболее близким к рассматриваемому является тренажер мнемосхем, содержащий вычислитель, делитель частоты, вентильный блок, первый и второй регистры, блок памяти программы, а также дешифратор строк и дешифратор столбцов, выходы которых соединены с соответствующими входами светодиодной матрицы [2]
Недостатком этого тренажера также является невозможность обучения программным средствам.

Предлагаемый тренажер позволяет решить указанную задачу.

На фиг. 1 приведена структурная схема тренажера; на фиг. 2 схема светодиодной матрицы; на фиг. 3 мнемосхема; на фиг. 4 блок-схема программы.

Тренажер содержит делитель 1 частоты, вычислитель 2, реализованный в виде программируемого микрокалькулятора числоимпульсного типа, первый регистр 3, блок 4 памяти программы, второй регистр 5, дешифратор б столбцов, вентильный блок 7, дешифратор 8 нуля, счетчик 9 адреса, дешифратор 10 строк и светодиодную матрицу 11.

Блок 7 выполнен в виде двух последовательно включенных двухвходовых элементов И-НЕ, причем второй вход второго из этих элементов подключен к выходу делителя 1 частоты.

Дешифратор 8 нуля представляет собой четырехвходовой элемент И-НЕ.

Светодиодная матрица 11 состоит (фиг. 2) из n элементов 12 НЕ и m x n светодиодов 13 и имеет n-разрядную шину 14 столбцов и m-разрядную шину 15 строк. Светодиоды 13 помимо индикации служат также для развязки строк и столбцов матрицы. Светодиоды 13 размещены на передней панели экрана в виде матрицы m x n со сменной мнемосхемой (фиг. 3).

Тренажер работает следующим образом.

На лицевую панель со светодиодной матрицей 11 накладывается мнемосхема из непрозрачного материала с отверстиями для светодиодов 13, изображающая в виде аппликации из цветного материала изучаемое устройство. Это устройство на мнемосхеме может быть представлено на любом необходимом иерархическом уровне, от элемента до сети, с отображением изучаемого объекта (процесса) в пространственном, временном или функциональном поле, задаваемом этой матрицей 11. Число строк m и столбцов n удобно для микрокалькулятора задавать в позиционном десятичном коде, при этом адрес светодиода 13 целесообразно представлять паройi, j} чисел в виде

В двухкоординатной матрицеm, n}10, 10} организуется 100 адресов от 00 до 99. Номер адреса вводится с клавиатуры вычислителя 2 (калькулятора) или формируется программно и регистрируется на цифровом табло.

Число на индикаторе представляется мантиссой из 8 позиций и порядком из 8 позиций. Мантиссу числа формируют из четырех адресов A_ij, а знак порядка младшей позиции используется для указания номера K1, 4} знакоместа адреса мантиссы, из которого предполагается выводить адрес A_ij на поле светодиодной матрицы 11. Например, по значениям знака порядка01} выводится первая пара, 02} вторая, 03} третья,04} четвертая,00} -ни одна из пар мантиссы и выводится.

Числа из калькулятора (вычислителя 2) выводятся последовательно во времени по одной позиции в двоично-десятичном коде, начиная со знака порядка и кончая младшей позицией мантиссы. Калькулятор позволяет выбирать адреса из регистров, стеков и программной памяти. Например, микрокалькулятор "Электроника-МК 64" содержит 10 регистров, 6 стеков и 66 шагов программной памяти и позволяет в режиме прямой адресации оперировать 64 адресами. При модификации значений содержимых регистров и стеков по алгоритмической программе число выводимых координат ограничено лишь размерностью матрицы 11.

Для индикации необходимого адреса на светодиодной матрице 11 оператор формирует на табло (в текущем регистре X) вычислителя 2 до четырех адресов в мантиссе с указанием в показателе порядка знакоместа этого адреса. В калькулятор предварительно заводится программа вывода и код режима работы в соответствии с инструкцией (например число 11010003 в регистр N 9). Клавишей с/п осуществляется пуск программы вычисления микрокалькулятора (вычислителя 2). Циклический вывод координат адресов на информационный выход вычислителя 2 организуется подпрограммой цикла микрокалькулятора и тактовыми импульсами, поступающими на вход "Пуск". Каждому импульсу по входу соответствует один такт работы вычислителя 2, а один цикл включает 15 тактов. Пачка из 14 импульсов формируется из частоты синхронизации, поступающей с генератора вычислителя 2 через элементы блока 7. На выходе управления вычислителя 2 после выполнения очередного акта формируется импульс синхронизации, который суммируется счетчиком 9 с коэффициентом пересчета 15 (от 0 до 14). Счетчик 9 управления импульсами, поступающими с выхода дешифратора 8 нуля при формировании на его входе служебного кода1111} фиксируется на информационный шине вычислителя 2 после выполнения вывода информации в цикле. Нулевым потенциалом в момент появления служебного кода счетчик 9 обнуляется и считает при появлении единичного потенциала. Счетчик 9 останавливается, т.к. блокируются импульсы пуска вычислителя 2, поступающие с блока 7 в момент генерации служебного кода, управляющего переключением блока 7 по третьему входу.

Каждый цикл начинается в момент появления импульса на выходе делителя 1 частоты, формирующего его путем деления частоты синхронизации вычислителя 2. Для тренажера период поступления тактовых импульсов выбирается 1-10 с и определяется субъективными характеристиками восприятия наглядной смены информации обучаемого.

Тактовый импульс через блок 7 запускает вычислитель 2, на информационном выходе которого при этом служебный код сменяется на информационный. На выходе дешифратора 8 нуля появляется разрешающий потенциал и счетчик 9 начинает считать импульсы, формируемые на выходе вычислителя 2 из импульсов синхронизации, проходящих через блок 7 на вход "Пуск". Счетчик 9 изменяет адреса блока 4 памяти, который формирует импульсы записи в соответствующие моменты вывода информации. Первый импульс разрешает запись числа младшей позиции знака порядка в первый регистр 3 (регистр адреса). При этом на адресных шинах блока 4 памяти формируется начальный код одной из подпрограмм алгоритма записи информации во второй регистр 5 (информационный регистр). В соответствии с выбранным ранее примером на выходах блока 4 памяти формируются импульсы: для знака порядка01} в момент появления позиций первой пары мантиссы, 02} второй пары,03} третьей пары,04} четвертой пары,00} импульсы отсутствуют. В регистре 5 последовательно во времени формируются адреса A_ij, заданные на мантиссе числа в индикаторе калькулятора (вычислителя 2). Двухпозиционный двоично-десятичный код преобразуется дешифраторами 6 и 10 в двухпозиционный единично-десятичный код и дешифрируются светодиодной матрицей 11 в позиционный код. На лицевой панели тренажера последовательно во времени индицируются светодиоды 13 с адресом, программно управляемым оператором посредством вычислителя 2.

Светодиоды 13 матрицы 11 преобразуют двухкоординатный кодX, Y} поступающий на шины строк 15 и столбцов 14, за счет использования логической функции включения
.

При этом индицируется светодиод 13 с адресом A_ij при появлении на нем комбинации α_ij = {0, 1}. Другие светодиоды 13 выключены, т.к. на их входах присутствуют только оставшиеся три комбинации, запирающие диоды матрицы 11. Необходимая функция реализуется включением в светодиодную матрицу элементов НЕ 12 по шине 14 столбцов и соответствующим соединениям в (ij)-й ячейке светодиода 13 (фиг. 2).

В вышеописанном режиме обучения на мнемосхеме имитируется функционирование изучаемого устройства на примере структурной, функциональной или пропорциональной схемы в базисе комбинаторной или матричной логики, с представлением таблицы истинности или состояний, математической модели и временной диаграммы.

В режиме контроля преподавателем заносятся в стеки калькулятора (вычислителя 2) контрольные адреса, а экзаменуемый вводит предполагаемые адреса в регистры. По программе адреса сравниваются. При наличии ошибочных адресов экзаменуемому начисляются штрафные баллы, а при правильном ответе индицируется работа устройства на мнемосхеме, после чего на табло калькулятора (вычислителя 2) выводится итоговая оценка.

Изучение аппаратных средств сопровождается повышением навыков программирования, от программ с прямой адресацией, использующих регистровую и стековую память, до алгоритмических программ с подпрограммными и условными переходами для реализации модифицированной адресации. Обучаемый одновременно получает значения по аппаратурным и программным средствам, комплексно изучает архитектуру программно-управляемых устройств, что необходимо для глубокого понимания сущности микропроцессорной техники.

Для изменения информации в тренажере останавливаются вычисления калькулятора (вычислителя 2) по программе нажатием клавиши с/п в соответствии с командой "Стоп" по штатному расписанию вычислителя 2. При этом вычислитель 2 переключается в диалоговый режим, блокируются импульсы с выхода вентильного блока 7 и соответственно на вход счетчика 9 импульсы не поступают. Счетчик 9 адреса останавливается, а на входе блока 4 памяти фиксируется текущий адрес. На входы записи регистров 3 и 5 поступает запрещающий потенциал, а на информационных выходах вычислителя 2 появляется служебный код. На выходе дешифратора 8 нуля формируется запрещающий потенциал, подтверждающий остановку счетчика 9 и блокирующий прохождение импульсов через вентильный блок 7.

После изменения информации в тренажере оператор переводит калькулятор (вычислитель 2) из диалогового режима в режим вычисления по программе нажатием клавиши с/п. На выходе вычислителя служебный код сменяется информационным, снимается запрещающий потенциал на выходе дешифратора 8 нуля. Импульсы с вентильного блока 7 через вычислитель 2 поступают на вход счетчика 9, который после обнуления продолжает суммирование, и цикл работы тренажера продолжается по вышеописанной схеме.

Программное обеспечение тренажера состоит из трех типов программ: вывода информации из регистров, из стеков и алгоритмических. Алгоритмические программы позволяют модифицировать содержимое в регистрах и стеках в соответствии с алгоритмом функционирования изучаемого объекта (процесса). Наиболее простыми являются программы вывода из регистров, когда циклично, от регистра к регистру, выбираются адреса из регистровой памяти.

В качестве примера рассмотрим блок-схему программы вывода координат адреса из стека (фиг. 4), которая является фрагментом в программном обеспечении тренажера. Программа выполнена циклической и состоит из 6 блоков. После начала функционирования в первом блоке программ в оперативные регистры X и Y заносится информация из l-го кольцевого стека С_l со знаком порядка04} Во втором блоке программы осуществляется вывод двухпозиционного адреса с k-й позиции мантиссы регистра X на информационный выход вычислителя 2. В первом подцикле выводится на выход четвертая пара в соответствии с четвертым порядком мантиссы. После вывода уменьшается на порядок содержимое в оперативных регистрах, что необходимо для вывода (k-1)-й пары. Из содержимого регистра Y вычитается единица в четвертом блоке, а в пятом блоке проверяется порядок мантиссы. Если порядок больше нуля, то X > 0, и осуществляется переход к второму блоку выводу информации, в противном случае, для X <0 выполняется шестой блок. Значение регистра У повышают на 4 порядка и через регистр X засылают (l-1)-й стек С_l-1), что необходимо для восстановления содержимого, выбранного из l-го стека. После этого происходит переход на первый блок и цикл повторяется. В каждом подцикле выводится лишь k-я пара мантиссы, а за цикл 4 пары, начиная с четвертой, причем содержимое в стеках движется по кольцу, структурно не изменяясь.

На примере имитации логического двухвходового элемента И-НЕ в пошаговом временном режиме рассмотрим обучение по мнемосхеме в комбинаторной и матричной форме, по таблице истинности и временным диаграммам (фиг. 3). Обучаемый накладывает мнемосхему на лицевую панель матрицы 11, при этом в отверстия мнемосхемы выступают светодиоды 13. Обучаемому необходимо ввести программу и данные в стеки по прилагаемой таблице.

В этой таблице приведено два варианта:
имитация на α комбинаторной логике, b таблице истинности и g временной диаграмме,
имитация на a комбинаторной логике и d матричной логике.

Расположенная на четвертой позиции запятая определяет исходный четвертый порядок мантиссы. Построчно координаты отражают комбинацию соответствующего термаa, b} Информацию в стеки калькулятора вводят построчно слева направо и сверху вниз. После загрузки седьмого стека (пример приводится для микрокалькуляторов серии "Электроника" МК-64, МК-46, БЗ-21) на цифровом табло вычислителя 2, что соответствует также регистру X, индицируется первое число из первой строки этой таблицы.

Обучаемый запускает программу в вычислителе 2 нажатием клавиши с/п. На мнемосхеме последовательно во времени индицируются светодиоды 13 матрицы 11 с адресами, указанными в таблице по строкам с четвертой до первой пары. При этом для первого варианта последовательно включаются приа, b}0,0} выход C элемента (З2-й адрес), минтерм с таблицы истинности (36), единичный логический уровень на выходе С (56) и вновь выход С элемента (32). Затем поочередно индицируют светодиоды на входе "a" элемента 11, минтерма "a" таблицы (17) единицы на входе "a" (66 и т.д.). После вывода информации из смеси стеков цикл повторяется.

Демонстрация работы логического элемента в различных функциональных представленных активизирует ассоциативную память обучаемого и развивает образное мышление. По итогам практических занятий при имитации цифровых средств на тренажере обучаемому прививают комплексные знания по аппаратному и программному обеспечению программно-управляемых устройств.

Изобретение относится к вычислительной технике. Его использование позволяет расширить дидактические возможности тренажера за счет обучения как аппаратным, так и программным средствам вычислительной техники. Тренажер содержит делитель 1 частоты, вычислитель 2, регистры 3 и 5, блок 4 памяти программ, дешифратор 6 столбцов, вентильный блок 7, дешифратор 10 строк и светодиодную матрицу 11. В тренажер введены дешифратор нуля и счетчик 9 адреса, что позволяет использовать его для комплексного изучения аппаратных и программных средств. 1 з.п. ф-лы, 1 табл., 4 ил.

1. Тренажер мнемосхем, содержащий вычислитель, делитель частоты, вентильный блок, первый и второй регистры, блок памяти программы, а также дешифратор строк и дешифратор столбцов, выходы которых соединены с соответствующими входами светодиодной матрицы, отличающийся тем, что в него введены дешифратор нуля и счетчик адреса, выходы которого подключены к младшим разрядам адресных входов блока памяти программы, управляющий и информационные выходы которого соединены соответственно с входом разрешения записи первого регистра и адресными входами второго регистра, тактовый выход вычислителя непосредственно и через делитель частоты подключен к первому и второму входам вентильного блока, информационные выходы вычислителя соединены с информационными входами второго регистра, первая и вторая группы выходов которого подключены к входам соответственно дешифратора строк и дешифратора столбцов, выходы первого регистра соединены со старшими разрядами адресных входов блока памяти программы, входы первого регистра и дешифратора нуля соответственно объединены и подключены к старшим разрядам информационных выходов вычислителя, выход дешифратора нуля соединен с входом обнуления счетчика адреса и третьим входом вентильного блока, выход которого подключен к входу пуска вычислителя, управляющий выход которого соединен со счетным входом счетчика адреса. 2. Тренажер по п.1, отличающийся тем, что светодиодная матрица содержит светодиоды и элементы НЕ, входы которых являются входами столбцов матрицы, а выходы соединены с первыми выводами соответствующих светодиодов, второй вывод каждого светодиода подключен к соответствующему входу строк матрицы.