Статистический анализатор конечной разности фазы Советский патент 1987 года по МПК G01R25/00 

1 13287632

Изобретение относится к измери-входами первого 10 и второго 11 уптельной технике и может быть исполь-равляемых умножителей. Оперативный

зовано для измерения случайных харак-запоминаювшй блок 3 содержит два затеристик сигнала. поминающих блока 16 и 17, первый

Цель изобретения - расширение счетчик 18, перйый элемент 19 задержфункциональных возможностей анализа-ки, второй счетчик 20, второй элетора за счет обеспечения возможностимент 2 задержки, триггер 22, первьпн

измерения действительной и мнимой23, второй 24, третий 25, четвертый

частей характеристической функцииIQ 26 элементы И и первый 27 и второй 28

гармонического сигнала,элементы ИЛИ.

На фиг.1 представлена структурнаяПри этом первый вход оперативного блок-схема статистического анализа-запоминающего блока 3 соединен с ин- тора; на фиг,2 - структура оператив-формацирнными входами запоминаю- ного запоминающего блока; на фиг.З -15 блоков 16 и 17, выходы кото- временные диаграммы, поясняющие рабо-рьпс соединены с соответствующими ту элементов устройства,его выходами. Адресные входа первого

Статистический анализатор конеч-16 и второго 17 запоминающих блоков

ной разности фазы содержит стробо-соединены с первым 18 и.вторым 20

скопический преобразователь 1 , первый2о гчетчиками. Второй вход блока 3 соедивход которого соединен с входом всегойены со счетным входом триггера 22,

устройства, соединенный через анало-прямой выход которого соединен с перго-цифровой преобразователь 2 (АЩ)выми входами первого 23 и третьего

с первым входом оперативного запоми-25 элементов И и первыми входами втонающего блока 3, второй вход которого25 рого запоминающего блока 17 и второго

соединен с вторыми входами стробо-счетчика 20. Инверсный выход триггера

скопического преобразователя 1, ана-22 соединен с первыми входами первого

лого-цифрового преобразователя 2 сзапоминающего блока 16 и первого

выходом генератора 4 тактовых импуль-счетчика 18 и первыми входами второсов и входом управляемого умножителя30 го 24 и четвертого 26 элементов И,

5 частоты, выход которого соединен свыходы первого 23 и четвертого 26

третьим входом оперативного запоми-элементов И через первый элемент ИЛИ

нающего блока 3, четвертый вход ко-27 соединен с вторым входом первого

торого соединен с выходом формирова-счетчика 18 и через первый элемент

теля 6 опорного колебания. Блок 7 задержки с третьим входом первого

тановки вещественного параметра ха-.запоминающего блока 16. Выходы второ- рактеристической функции через синхро- го 24 и третьего 25 элементов И соблок 8 соединен с входом постоянногоединены через второй элемент 28 с

запоминающего блока 9.. Второй выходвторым входом второго счетчика 20 и

синхроблока 8 соединен с. входами ум-40 через второй элемент 21 задержки - с ножителей 10 и П, а третий его выход третьим входом второго запоминающего

соединен с входами управления накап-блока 17. ливающих сумматоров 12 и 13, выходы

которых соединены соответственно сТретий вход блока 3 соединен с вто- первым 14 и вторым 15 отсчетными бло- 45 Рьми входами первого 23 и второго 24

ками. Кроме того, второй выход ана-элементов И, а четвертый вход блока

лого-цифрового преобразователя 2 че-3 соединен с вторыми входами третьего

формирователь 6 опорного колеба-25 и четвертого 26 элементов И.

ния соединен с первым входом синхро-Статистический анализатор конечблока 8, второй вход которого соеди- 50 разности фазы работает след-)тощим

нен с третьим входом оперативногообразом.

запоминающего блока 3, выход которого. В исходном состоянии все блоки

соединен с первыми входами первогоустройства обнулены. Исследуемый сиг10 и второго 11 у шожителей, выходынал U cos со t + Ч (t)3 по.ступает на

которых соединены соответственно с55 Д стробоскопического преобразовапервьм 12 и вторым 13.накапливающимителя I и с помощью АЦП 2 и генерато- сзшматорами,. а первый и второй выходы ра 4 тактовых импульсов преобразуетпОстоянного запоминающего блока 9ся в последовательность цифровых косоединены соответственно с вторымидов (фиг.З а ,5,Е).

Измерение оценок характеристической функции производится поэтапно, причем номер этапа численно равен значению вещественного параметра.

На М-ом этапе измерения производится измерение оценок характеристической функции при значении вещественного параметра U М. При этом с помощью установочного переключателя S блока 7 установки вещественного параметра устанавливают коэффициенты умножения управляемых умножителей частоты соответственно равными ММ и МР.

Сигнал с выхода знакового разряда АЦП 2 поступает ,на вход формирователя 6 импульсов, который формирует на своем выходе импульс в момент смены потенциала с высокого на низкий (фиг.З t). й ульсы с выхода формирователя 6 импульсов формируют опорный сигнал (фиг.3 Э).

Импульс с выхода формирователя 6 импульсов поступает на второй вход блока 3 и устанавливает триггер 22 в состояние (фиг.З е , )k ) , при котором на прямом выходе, триггера 22 устанавливается потенциал логической 1. Задний фронт импульса с инверсного выхода триггера 22 сбрасьшает счетчик 18 в нулевое состояние. Потенциал инверсного выхода триггера 22 устанавливает блок 16 по первому входу в режим Запись, а потенциал прямого выхода триггера 22 с помощью логических элементов И и ИЛИ 23 и 27 разрешает прохождение импульсов с выхода генератора 4 на второй вход счетп чика 18. Цифровые коды с выхода АЦП 2 поступают на второй вход блока 16. Импульс, появившийся на втором входе счетчика I8, формирует с его помощью адрес для блока 16 и, после того как адрес сформирован, через элемент 19 задержки формирует сигнал выборки дл блока 16. Тйким образом, в течение интервала времени, равного периоду исследуемого сигнала, т.е. пока на прямом выходе триггера 22 присутствует потенциал логической 1, счетчи 18 производит суммирование поступшо- щих на его второй вход импульсов с выхода генератора 4 тактовых импульсов и формирует коды адреса для блока 16 для записи цифрового кода, поступающего с выхода АЦП 2,

Следующий импульс с выхода формирователя 6 импульсов (фиг.З г ) соот0

5

0

5

0

5

0

5

0

5

ветствует началу следующего периода исследуемого сигнала и устанавливает прямой выход триггера 22 в нулевое состояние. Передний фронт импульса с инверсного выхода триггера 22 устанавливает цикл счета счетчика 18 численно равным количеству импульсов с выхода генератора 4 тактовых импульсов, поступивших в счетчик 18 за вре- ся, в течение которого на прямом выходе триггера 22 был установлен потенциал логической 1. Задний фронт импульса с прямого выхода триггера 22 обнуляет счетчик 20, а его потенциал устанавливает блок 17 по первому входу в режим Запись. Потенциал инверсного выхода триггера 22 с помощью логических элементов И и ИЛИ 24 и 28 разрешает прохождение импульсов с выхода генератора 4 гактовых импульсов на второй вход счетчика 20, Импульс, появившийся на втором входе счетчика 20, формирует с его помощью адрес для блока 17, и после того, как адрес сформирован, через элемент

21задержки формирует сигнал выборки для блока 17. Таким образом, в течение следующего периода исследуемого сигнала, т.е. пока на прямом выходе триггера 22 присутствует потенциал логического О, счетчик 20 производит суммирование поступающих на его второй вход импульсов с выхода генератора 4 тактовых импульсов и формирует коды адреса для блока 17 для записи в него каждого цифрового кода, поступающего с выхода АЦП 2.

Б то же самое время, когда прямой выход триггера 22 устанавливается в нулевое состояние, инверсный выход триггера 22 устанавливает блок 16 в режим считьгоание и разрешает прохождение импульсов с выхода управляемого умножителя 5 частоты на второй вход счетчика 18, цикл счета которого установлен передним фронтом импульса с инверсного выхода триггера 22. Счетчшс 8 осуществляет счет импульсов с выхода управляемого умножителя 5 частоты, частота которых в М раз больше, чем частота генератора . 4 тактовых импульсов, и формирует коды адреса для блока 16. Элемент .19 задержки формирует на своем выходе сигнал выборки для блока 16. За время второго периода исследуемого сигнала, т.е. пока на прямом выходе триггера

22установлен потенциал логического

О, из блока 16 производится считывание цифровых кодов циклично М раз.

С началом следующего периода исследуемого сигнала триггер 22 вновь устанавливается в состояниеf при котором на прямом выходе триггера 22 присутствует потенциал логической 1. При этом описанные процессы повторяются. В дополнение к этому прямой выход триггера 22 устанавливает блок 17 в режим Считывание и с помощью логических элементов 25 и 28 разрешает прохождение импульсов с выхода управляемого умножителя 5 частоты на второй вход счетчика 20, цикл счета которого установлен передним фронтом импульса с прямого выхода триггера 22. Счетчик 20 осуществляет счет импульсов с выхода управляемого умножителя 5 частоты и формирует коды адреса для блока 17, С помощью элемента.21 задержки формируется сигнал выборки для блока 17, Цифровые коды из блока 17 считьшаются циклично М раз.

С началом очередного периода исследуемого сигнала триггер устанавливается в состояние, при котором на прямом выходе триггера. 22 присутствует потенциал логического О.

Такой процесс попеременной записи цифровых кодов в блоки 16 и 17 и попеременного считьшания цифровых кодов из блоков 16 и 17 производится в течение всего М-го этапа, измерения

Таким образом, с выхода блока 3 на первые входы перемножителей 10 и 1 подается последовательность цифровых кодов, сформированных из сигнала U + ((t) в виде

UcosM(Ot+q (t) и cos MQt+Mqi(t)3 .

Считанные из блока 3 цифровые коды подаются на первые входы перемножителей 10 и 11, на вторые входы которых подаются коды чисел, формируемых в блоке 9 и пропорциональных значениям тригонометрических функций в точках деления периода опорного сигнала на Р частей. Выборка цифровых кодов из блока 9 осуществляется импульсами с первого выхода синхробло- ка 8, которые делят период опорного сигнала на Р частей (фиг.З к ). Так:нм образом, на первых входах умножителей 10 и 11 информация постоянно сменяется, а перемножение производитс.я в моменты времени, когда появлг ются цифровые коды с выхода блока 9. Для пе

5

ремножения цифровых кодов в эти моменты времени синхроблок 8 формирует управляющие сигналы. Накапливающие сумматоры накапливают произведение цифровых кодов за время М-го этапа измерения и усредняют их по его окончании. После усреднения на выходах Щ1ФРОВЫХ отсчетных блоков 14 и 15 получаются оценки действительной и мнимой частей характеристической функции в виде

Ц X.; cos М со i t;

i О MNP

7 xisin MtoAt,

A(M)

0

B(M) где X, CO N i

1

M-N.P tib коды мгновенных значений исследуемого сигнала; частота исследуемого сигнала:

5

0

количество периодов исследуемого сигнала, укладывающихся в длительность М-го этапа измерения;

М - коэффициент,, численно равный установленному значению вещественного параметра характеристической функции и ; ut Т/Р; где Т - период исследуемого сигнала.

Наличие оценок действительной и мнимой частей характеристической функции, измеренных при различных значениях вещественного параметра U 5 характеристической функции, позволяет в аналитическом виде установить числовые вероятностные характеристики конечной разности фазыо

0 Формула изобретения

1. Статистический анализатор конечной разности фазы, содержащий две параллельные ветви, в каждой из кото5

0

5

I

рых последовательно включены умножитель, накапливающий сумматор и цифровой отсчетный блок, причем первые входы перемножителей объединеныj а к вторым входам первого и второго перемножителей подключены первый к второй выходы постоянного запоминающего блока, вход которого подключен к первому выходу синхроблока, стробоскопический преобразователь, выход которого подключен к входу аналого-цифрового пре- об.разователя, а вход является входом устройства, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены генератор тактовых импульсов, первый управляемый умножитель частоты, оперативный запоминающий блок, формирователь опорного колебания ; и блок установки вещественного параметра характеристической функции, выход которого подключен к первому входу синхроблока и второму входу первого управляемого умножителя частоты, первый вход которого подключен к выходу генератора тактовых импульсов, к вторым входам стробоскопического преобразователя и

аналого-цифрового преобразователя и к 15 запоминающего блока и входу второго

первому входу оперативного запоминающего блока, а выход к второму входу синхроблока и второму входу оперативного запоминающего блока, третий вход которого подключен к первому выходу аналого-цифрового преобразователя, второй выход которого подключен к входу формирователя опорного колебания, первый выход которого подключен к четвертому входу оперативного запоминаю- 25 третьего элемента задержки, выход кощего блока, а второй- выход к третьему входу синхроблока, второй выход которого подключен к- тактовым входам накапливающих сумматоров, третий выход

к тактовым входам умножителей, объеди-зо мента задержки является вторым входом ненные входы которых подключены к выхо- синхроблока и подключен к выходу пер- ду оперативного запоминающего блока. вого управляемого умножителя частоты 2. Анализатор по п.1, отличаю- ик третьему входу оперативного з6щ у и с я тем, что синхроблок включает в себя три элемента задержки, элемент И, триггер и второй управляемый умножитель частоты, первый вход которого является входом синхроблока и подключен к второму выходу формирователя опорного колебания, второй вход является первым входом синхроблока и подключен к выходу установки вещественного параметра характеристической функции и к второму входу первого управляемого умножителя частоты, а выход является первым выходом синхроблока и подключен к входу постоянного

элемента задержки, выход которого подключен к S-входу триггера, выход которого подключен к второму входу элемента И, а R-вход подключен к выходу первого элемента задержки и первому входу элемента И,выход которого является третьим выходом синхроблока и подключен к тактовым входам первого и второго перемножителей и к входу

торого является вторым выходом синхроблока и подключен к тактовым входам первого и второго накапливакмцих сумматоров, причем вход первого элепоминающего блока.

Изобретение относится к измерительной технике и может быть использовано для измерения случайных характеристик сигнала. Функциональная схема устройства содержит стробоскопический преобразователь 1, аналого-цифровой преобразователь 2, оперативное запоминающее устройство 3, генератор 4 тактовых импульсов, формирователь 6 опорных колебаний, блок 7 установки вещественного параметра характеристической функции, синхронизатор 8, запоминаюпщй блок 9, умножители 10 и II, накапливающие сумматоры 12 и 13, отсчетные блоки 14 и 15. Изобретение обеспечивает расширение функциональных возможностей статического анализатора за счет измерения действительной и мнимой частей характеристической функции гармонического сигнала. Наличие оценок действительной и мнимой частей этой функции, измеренных при различных значениях вещественного параметра характеристической функции, позволяет в аналитическом виде установить числовые вероятностные характеристики конечной разности фазы. 1 з.п. ф-лы, 3 ил. I (Л с «г /