Преобразователь значения коэффициента модуляции амплитудно-модулированного сигнала Советский патент 1987 года по МПК G01R29/06 

20

Изобретение относится к импульсной технике и может быть использовано для измерения глубины модуляции ампли- тудно-модулированных сигналов. ,

Целью изобретения является повышение быстродействия и расширение функциональных возможностей путем обеспечения установки времени измерения, кратного периоду огибающей вход- 10 кого амплитудно-модулированного сигнала.

На фиг. 1 приведена функциональная схема преобразователя, на фиг. 2 - временные диаграммы его работы.

Преобразователь содержит усилитель 1 входного сигнала, синхронный демодулятор 2 амплитудно-модулированного сигнала, формирователь 3 управляющего напряжения, вьтрямитель 4 огибающей амплитудно-модулированного сигнала, первый и второй компараторы 5 и 6, формирователь команд на элементе И 7, первый и второй ключи 8 и 9, арифметический блок 10, задатчик 2 j 11 режима измерения, третий, четвертый, пятый и шестой ключи 12, 13, 14 и 15, первый и второй интеграторы 16 и 17, первый и второй аналого-цифровые преобразователи 18 и 19.

Задатчик 11 режима измерения содержит первый и второй делители 20 и 21 частоты, первый и второй дешифраторы 22 и 23, усилитель-ограничитель 24, формирователь 25 кода периода дискретизации, формирователь 26 кода времени измерения. Синхронный демодулятор 2 содержит ключи 27 и 28, интеграторы 29 и 30, дифференциальный усилитель 31 и запоминающий блок 32. Преобразователь содержит также формирователи 33 и 34 опорного напряжения . I

Усилитель 1 входом соединен с источником входного амплитудно-модулированного сигнала, а выходом - с первым (сигнальным) входом синхронного демодулятора 2 и через формирователь 3 управляющего напряжения - с

вькод синхронного демодулятора 2 че рез нормально разомкнутый ключ 13, интегратор 16 и нормально разомкнутый ключ 8 - к входу аналого-цифрового преобразователя 18, выход инте ратора 16 через нормально замкнутый ключ 14 соединен со своим вторым вх дом и с первым входом компаратора выход которого подключен к управляю щему входу ключа 8 и к первому вход элемента И 7, выход интегратора 17 через нормально замкнутый ключ 15 подключен к его второму входу и к 15 первому входу компаратора 6, которы подключен выходом к второму входу злемента И 7, выходом подключенног к управляющему входу ключа 9, вькЬд аналого-цифровых преобразователей 18 и 19 соединены соответственно с первым и вторым входами арифметиче кого блока 10, первый выход задатч ка 11 режима измерения подключен третьему (управляющему) входу синх ного демодулятора 2, а его второй ход - к управляющим входам ключей 12-15, первый вход задатчика 11 реж ма измерения через делитель 20 час ты и дешифратор 22 соединен с его первым вьЬсодом, при этом второй вх дешифратора 22 подключен к выходу формирователя 25 кода периода диск тизации, а второй вход задатчика 1 режима измерения через усилитель-о раничитель 24, делитель 21 частоты дешифратор 23 соединен с его вторы выходом, при этом второй вход деши ратора 23 подключен к выходу форми рователя 26 кода времени измерения Q Первый (сигнальный) вход синхронн демодулятора 2 через нормально разомкнутый ключ 27 соединен с первы входом интегратора 29, выходом под ключенного к входу интегратора 30, g первому входу дифференциального ус лителя 31 и к первому выходу синхронного демодулятора 2, выход инте ратора 30 соединен с вторым входом

дифференциального усилителя 31 и в

30

35

его вторым (управляющим) входом и пер-50 Рым выходом демодулятора 2, выход

дифференциального усилителя 31 чер нормально разомкнутый ключ 28 и за поминающий блок 32 подключен к вто рому входу интегратора 29, при это 55 управляющие входы ключей 27 и 28 с динены с вторым и третьим (управля щим) входами синхронного демодулят ра 2 амплитудно-модулированного си нала.

вым входом задатчика 11 режима измерения, первый выход синхронного демодулятора 2 подключен к второму входу задатчика 11 режима измерения и через вьтрямитель 4 огибающей амплитудно-модулированного сигнала, ключ 12, интегратор 17 и нормально разомкнутый ключ 9 - к входу аналого-цифрового преобразователя 19, а второй

0

j

вькод синхронного демодулятора 2 через нормально разомкнутый ключ 13, интегратор 16 и нормально разомкнутый ключ 8 - к входу аналого-цифрового преобразователя 18, выход интегратора 16 через нормально замкнутый ключ 14 соединен со своим вторым входом и с первым входом компаратора 5, выход которого подключен к управляющему входу ключа 8 и к первому входу элемента И 7, выход интегратора 17 через нормально замкнутый ключ 15 подключен к его второму входу и к 5 первому входу компаратора 6, который подключен выходом к второму входу злемента И 7, выходом подключенного к управляющему входу ключа 9, вькЬды аналого-цифровых преобразователей 18 и 19 соединены соответственно с первым и вторым входами арифметического блока 10, первый выход задатчи- ка 11 режима измерения подключен к третьему (управляющему) входу синхрон ного демодулятора 2, а его второй выход - к управляющим входам ключей 12-15, первый вход задатчика 11 режима измерения через делитель 20 частоты и дешифратор 22 соединен с его первым вьЬсодом, при этом второй вход дешифратора 22 подключен к выходу формирователя 25 кода периода дискретизации, а второй вход задатчика 11 режима измерения через усилитель-ограничитель 24, делитель 21 частоты и дешифратор 23 соединен с его вторым выходом, при этом второй вход дешифратора 23 подключен к выходу формирователя 26 кода времени измерения. Q Первый (сигнальный) вход синхронного демодулятора 2 через нормально разомкнутый ключ 27 соединен с первым входом интегратора 29, выходом подключенного к входу интегратора 30, к g первому входу дифференциального усилителя 31 и к первому выходу синхронного демодулятора 2, выход интегратора 30 соединен с вторым входом

дифференциального усилителя 31 и вто0

5

Рым выходом демодулятора 2, выход

дифференциального усилителя 31 через нормально разомкнутый ключ 28 и запоминающий блок 32 подключен к второму входу интегратора 29, при этом управляющие входы ключей 27 и 28 соединены с вторым и третьим (управляющим) входами синхронного демодулятора 2 амплитудно-модулированного сигнала.

Устройство работает следующим образом.

На вход усилителя 1 поступает входной амплитудно-модулированный сигнал (фиг. 2а ) вида

Ug, (t) V(1 + msLnftt)sinwt, (1)

где V - амплитуда немодулированного

несущего напряжения ш - угловая частота несущей Л - угловая частота огибающей, m - коэффициент модуляции. Напряжение (t), где К - коэффициент передачи усилителя 1, поступает на сигнальный вход демодулятора 2 и вход формирователя 3. На выходе формирователя 3 образуются прямоугольные импульсы частоты со с фронтами, соответствующими моментам перехода через ноль напряжения несущей частоты (фиг. 26), поступающими на второй управляющий вход демодулятора 2 и на вход делителя 20

задатчика 11. I

В результате с выхода дещифратора 22 на третий (управляющий) вход демодулятора 2 поступают прямоугольные импульсы (фиг. 2в), следующие с периодом

Та

1

где Kj -коэффициент деления, задаваемый формирователем 25. Прямоугольные импульсы частоты W с выхода формирователя 3 поступают на управляющий вход ключа 27 демодулятора 2, открывая его в интервале времени, соответствующие, например , .положительным полуволнам входного сигнала, т.е. происходит синхронное выпрямление входного амп- литудно-модулированного сигнала. Низкочастотная фильтрация сигнала, образующегося на выходе ключа 27, и выделение из него огибающей частоты Я осуществляются с помощью интерполирующего фильтра в результате прохождения сигнала через два последовательно включенных интегратора 29 и 30, дифференциальный усилитель 31 в Ьлоке выборки и хранения, состоящем из ключа 28 и запоьшнающего блока 32. Запись напряжения в запоминающий блок 32 производится с помощью прямоугольных импульсов (фиг . 2в) , поступающих с дешифратора 22 и открывающих ключ 28 в конце каждого периода дискретизации.

Процесс низкочастотной фильтрации выпрямленного ключом 27 напряжения заключается в его двукратном интегрировании в каждом периоде дискретизации, длительность которого задается выходным кодом формирователя 25

задатчика 11 в соответствии с (2), и напряжения обратной связи, поступающего с выхода запоминающего блока 32. В результате на выходе интегратора 30 образуется напряжение, содержащее, огибающую входного амплитудно- модулированного сигнала и постоянную составляющую, определяемую уровнем несущей (фиг. 2г)

U2(t) K,Kj(niVsinnt + V), (3)

где К - коэффициент передачи тракта вход ключа 27 - выход интегратора 30.

Одновременно с низкочастотной фильтрацией выпрямленного ключом 27 напряжения (1) на выходе интегратора 29 образуется первая производная сигнала (3), т.е. (фиг. 2д)

30

Uj(t) K K5K -mVcosj: t,

(А)

35

где К - коэффициент передачи тракта вход ключа 27 - выход интегратора 29.

Напряжение (4) выпрямляется выпрямителем 4 (фиг. 2ж) и через усилитель-ограничитель 24 (фиг. 2д), делитель 21 частоты поступает на пер- Р вый вход дешифратора 23, вторым входом подключенного к выходу формирователя 26, задающего код времени измерения, на выходе дещифратора 23 формируются прямоугольные импульсы длительности

, пТ(5)

где п 1, 2, 3...,

50 Т - - период огибающей, г

Импульсы с выхода дешифратора 23 поступают на управляющие входы ключей 5512-15, размыкая ключи 14, 15 и замыкая ключи 12, 13 на время f в соответствии с (5). Напряжение (3) через ключ 13 поступает на вход интегратора 16, а напряжение (4) через

. 1337830 выпрямитель 4 и ключ 12 - на вход интегратора 17.

В результате на выходах интеграторов 16 и 17 образуются среднее Uj.p и средневыпрямпенное U., напряжения соответственно:

5 Ф

ср

4: u(t)it

К,К,К5У.

(6)

ев

1

U,(t)cit

;mVK

Ф

(7)

К, Кф где Kj - коэффициент передачи тракта вход ключа 13 - выход интегратора 16;

1 - постоянная времени интегратора 16 j

коэффициент передачи тракта вход ключа 12 - выход интег ратора 17;

постоянная времени интегратора 17i

коэффициент формы огибающей Напряжение (6), (7) поступают на сигнальные входы ключей 8 и 9 и первые входы компараторов 5 и 6, где происходит сравнение их значений с напряжениями U, и определяющими соответственно минимально допустимые значения напряжений несущей и огибающей входного амплитудно- модулированного сигнала

При U(.p . и Upn компаратор 5 открывает ключ 8, а при UCP Uon-i и сб 7 и on, компараторы 5 и 6 через элемент И 7 открывают ключ 9, При этом напряжения (6) и (7) прикладываются к входам аналого-цифровых преобразователей 18 и 19 соответственно на выходах которых образуются коды N и N , пропорциональные уровням несущей л огибающей входного амплитуд- но-модулированного сигнала:

К,и

7 ср

к„и,

(8) (9)

где К„ К. «

коэффициенты пропорциональности аналого-цифровых преобразователей 18 и 19.

Арифметический блок 10 вычисляет значение коэффициента модуляции m путем деления кода (9) на код (8):

m

ll N,

5 Формула изобретения

0

5

0

5

0

Преобразователь значения коэффициента модуляции амплитудно-модули- рованного сигнала, содержащий усилитель входного сигнала, выходом подключенный к первому входу синхронного демодулятора и через формирователь управляющего напряжения - к второму входу демодулятора, выпрямитель огибающей, входом соединенный с первым выходом синхронного демодулятора, первый и второй компараторы, первыми входами подключенные к первому и второму источникам опорных напряжений соответственно, а выходами - к первому и второму входам формирователя команд, первый и второй ключи и арифметическое устройство, отличающийся тем, что, с целью повышения быстродействия и расширения функциональных возможностей путем обеспечения установки времени измерения, кратного периоду огибающей входного амплитудно-модулированного си.гнала, в него введены задатчик режима измерения, четыре ключа, два интегратора, два аналого- цифровых преобразователя, при этом первый вход задатчика режима измере35 ния подключен к выходу формирователя управляющего напряжения, второй вход - к первому выходу синхронного демодулятора, первый его выход - к третьему входу синхронного демодуля0 тора, второй выход - к управляющим входам третьего, четвертого, пятого и шестого ключей, выход выпрямителя огибающей и второй выход синхронного демодулятора соответственно через

45 третий и четвертый ключи соединены с первыми входами первого и второго интеграторов, выход первого интегратора подключен к второму входу первого компаратора, через первый ключ 50 к входу первого аналого-цифрового преобразователя и через пятый ключ - к второму входу первого интегратора, выход второго интегратора - к второму входу второго компаратора, через

55 второй ключ - к входу второго аналого-цифрового преобразователя и через шестой ключ - к второму входу второго интегратора, выход формирователя команд соединен с управляющим

1337830

входом второго ключа, управляющий н второго аналого-цифровых преобразо вход первого ключа подключен к выходу вателей - к первому и второму входам первого компаратора, выходы первого арифметического устройства.

Изобретение относится к импульсной технике и может быть использовано для измерения глубины модуляции амп- литудно-модулированных (AM) сигналов. Цель изобретения - повышение быстродействия и расширение функциональных возможностей - достигается путем установки времени, кратного периоду огибающей входного AM сигнала. Для зтого в преобразователь дополнительно введены: задатчик 11 режима измерения, четыре ключа 12-15, два интегратора 16 и 17 и два аналого-цифровых преобразователей 18 и 19. Устройство также содержит усилитель 1 входного сигнала, синхронный демодулятор 2, формирователь 3 управляющего напряжения, выпрямитель 4 огибающей AM сигнала, компараторы 5 и 6, формирователь 7 команд на элементе И, ключи 8 и 9, арифметический блок 10, формирователи 33 и 34 опорного напряжения. Задатчик 11 содержит делители 20 и 21 частоты, дешифраторы 22 и 23, усилитель-ограничитель 24, формирователь 25 кода периода дискретизации, формирователь 26 кода времени измерения. В состав демодулятора 2 входят ключи 27 и 28, интеграторы 29 и 30, дифференциальный усилитель 31 и запоминающий блок 32. 2 ил. (Л 00 со СХ) 00

ч

f

1ПППППППППППППП

и

ILH П П

Редактор И.Рыбченко

Составитель Н.Михалев

Техред М.Ходанич Корректор А.Тяско

4127/44

Тираж 730Подписное

ВНИИШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производстнснно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4