Устройство для распознавания изображений Советский патент 1987 года по МПК G06K9/00 

Изобретение относится к автоматике и вычислительной технике и моет быть использовано для распознавания промышленных изделий робо- тами при автоматизации технических операций.

Целью изобретения является расширение класса распознаваемых изображений, о

На фиг. 1 и 2 представлена блок- схема устройства для распознавания изображений; на фиг. 3 - структурная схема блока преобразования изображений; на фиг. 4 - структурная схема блока формирования признаков; на фиг. 5 - блок-схема блока управления; на фиг. 6 - вариант реализации блока памяти; на фиг. 7 - вариант реализации блока центрирования; на фиг, 8 и 9 - временная диаграмма работы устройства.

Устройство для распознавания изображений (фиг. 1 и 2) содержит блок 1 преобразования изображений, блок 2 формирования признаков, блок 3 классификации, блок 4 управления, блок 5 памяти, счетчик 6, первьш дешифратор 7, блок 8 элементов И, второй дешифратор 9 и блок 10 индикации.

Информационный выход блока 1 преобразования изображений подключен к входу блока 2 формирования признаков, выходы которого подключены к первым входам блока 3 классификации, выход которого подключен к первому входу блока 4 управления, первый выход которого подключен к входу счетчика 6, второй .выход - к управляющему входу блока 8 элементов И, первые выходы счетчика 6 подключены к первым входам блока 5 памяти, выходы которо- го подключены к второму входу блока 3 классификации. Первые выходы счетчика 6 подключены также к входам дешифратора 7 и к третьим входам блока 3 классификации„ Выход дешифратора 7 подключен к четвертому входу блока 3 классификации. Вторые выходы счет-чика 6 подключены к вто- рьт входам блока 5 памяти и входам блока 8 элементов И, выходы которого через дешифратор 9 подключены к блоку 10 индикации, а третьи выходы блока 4 управления подключены к одноименным входам блока 5 памяти, управляющий выход блока 1 преобразования изображений подключен к второму входу блока 4 управления.

5

0

5

0

5

0

5

0

5

Блок 3 классификации (фиг. t) содержит АЦП 11, входы которых являются первыми входами блока 3 классификации, а выходы подключены к первым входам коммутатора 12, выходы которого подключены к входам регистра 13 памяти, регистр 14 памяти, блок 15 выделения модуля разности и сумматор 16 накапливающего типа, подключенный к входам блока 17 сравнения, к другим входам которого подключены выходы блока 18 задания порогов, а выход блока 17 сравнения является выходом блока 3 классификации, вторые входы которого через регистр 14 памяти подключены к другим входам блока 1.5, а вторые входы коммутатора 12 и входы сумматора 16 являются соответственно третьим и четвертым входами блока 3 классификации.

Блок 1 преобразования изображений (фиг. 3) содержит блок 19 сканирования, блок 20 центрирования и ключ 21, разрешающий вход которого подключен к первому выходу блока 20 центрирования, вторые и третьи выходы которого механически связаны X и Y с блоком 19 сканирования, информационный выход которого подключен к информационному входу блока 20 центрирования, к управляющему входу которого подключен управляющий выход блока 19 сканирования, информационный выход которого через ключ 21 подключен к выходу блока 1 преобразования изображений, к второму выходу которого подключен первый выход блока 20 цен три ро в ания.

Блок 19 сканирования (фиг. 3) содержит блок 22 вращения и фотоэлектрический преобразователь 23, выход которого является информационным выходом блока 19 сканирования, фотопреобразователь 23 оптически связан с блоком 22 вращения.

Блок 22 вращения выполнен, например, на основе призмы Дове 24, слу- для вращения изображения, и датчика 25 для определения периода вращения, выход которого является управляющим выходом блока 22 вращения и управляющим выходом блока 19 сканирования.

Блок 2 формирования признаков (фиг. 4) содержит фильтры 26, блок 27 выделения максимума и делители 28, информационные входы которых подключены к выходам фильтров 26, обьединенные входы которых являются входом блока 2 формирования признаков, выходами которого являются выходы делителей 28, управляющие входы которых объединены и подключены к выходу блока 27 выделения максимума, входы которого подключены к выходам фильтров 26.

Блок 4 управления (фиг. 5) содер- жит последовательно соединенные генератор 29 импульсов, элемент И 30, делитель 31 част оты, дешифратор 32, второй вход которого, объединенный. с вторым выходом делителя 31 частоты, является первым выходом блока управчен к тактовому входу триггера 33, установочный вход которого подключен к второму входу блока 4 управления, второй выход которого подключен к инверсному выходу триггера 33, прямо выход которого подключен к второму входу логического элемента И 30, информационный вход триггера 33 подключен к шине логического О, выход дешифратора 32 являются третьими выходами блока 4 управления.

Блок 5 памяти (фиг. 6) содержит шесть триггеров 34-39, три ) элемента И 40-42 и узел 43 памяти, выходы котрого через элемент И 42 подключены к выходу блока 5, к адресным входам узла 43 через элементы И 40 и 41 подключены соответственно первые и вторые входы блока 5, третьи входы которого подключены к установочным и сбросовым входам триггеров 34-39, выходы триггеров 34-37 подключены к управляющим входам узла 43, выход триггера 38 подключен к стробирую- щим входам элементов И 40 и 41, выхо триггера 39 подключен к стробирую- щему входу элемента И 42.

Блок 20 центрирования (фиг. 7) изображения содержит последовательно соединенные коммутатор 44, арифметический узел 45, ключи 46 и формирователь 47 команд управления, синхронизатор 48 и элемент И 49, два выхода синхронизатора через элемент И 49 подключены к управляющему входу коммутатора 44, второй выход синхронизатора подключен также к управляющему входу ключа 46, а третий выход синхронизатора подключен к синхронизирующему входу арифметического узла 45, первый выход формирователя 47 команд управления является инig15

20

25

30

5

0

5

0

5

формационным выходом блока 20, вторые и третьи выходы которого подключены к одноименным выходам формирователя 47 и являются выходами для сдвига блока 19 сканирования по X и Y, вход коммутатора 44 является информационным входом блока, а вход синхронизатора 48 является управляющим входом блока.

На фиг. 8, позициями 50-73 обозначены сигналы, формируемые устройством.

Фотоэлектрический преобразователь 23 служит для преобразования оптического изображения в электрический сигнал.

Фильтры 26, служащие для выделения гармонических составляющих дискретного спектра электрического аналога изображения, настраиваются на частоты, кратные частоте вращения блока 22 вращения изображения - w, 2w, ..,, пы.

Блок 27 выделения максимума, служащий- для выделения максимальной амплитуды из совокупности гармонических составляющих, может быть вы- .полнен, например, по известной схеме амплитудного детектора, выбирающей из М входных сигналов максимальный. Делители 28 служат для нормализации гармоник путем деления их на максимальную гармонику.

Устройство для распознавания изображений работает следующим об- р аз ом.

Изображение распознаваемого объекта, установленного произвольно и движущегося на конвейерной линии, преобразуется в электрический сигнал с помощью блока 1 преобразования изображений (фиг. 1 и 2), в котором сканирование осуществляется радиаль- но-круговой разверткой (фиг. 3) блока 19 за счет вращения изображений, например, с помощью призмы Дове 24 вокруг оптической оси, перпендикулярной фотоэлектрическому преобразователю 23 (например, неподвижной линейки фотоприемника). Образующаяся на выходе фотоэлектрического преобразователя 23 периодическая последовательность электрических аналогов изображения поступает на первый вход блока 20 центрирования, где она суммируется по квадрантам, на которые делятся периоды сканирования, сформированные под действием сигнала

5

с датчика 25. Найденные таким образом площади квадрантов изображения сравниваются. Равенство противополных квадрантов определяет совпадени геометрического центра изображения с оптической осью вращения.

В случае неравенства площадей с формирователя 47 команд управления (фиг. 7) через вторые и третьи выхды блока 20 центрирования передают сигналы управления в блок 19 сканирования для перемещения его по ося X и Y до момента совпадения геометрического центра изображения с оптческой осью вращения, что означает нахождение центра тяжести изображения, и на первом выходе блока 20 появляется сигнал (50 на фиг. 8), включающий схему управления и разршающий прохождение электрического аналогового изображения с выхода фотоэлектрического преобразователя (51 на фиг. 8) через ключ 21 в бло 2 формирования признаков (фиг. 1 и 2). В блоке 2 (фиг. 4) с помощью фильтров 26 вьщеляются гармоническ составляющие дискретного спектра эктрического аналога изображения, торые поступают на вход блока 27 выделения максимума, где из совокупности гармоник выделяется гармоника с максимальной амплитудой. По выделенному максимуму в делителях 28 осуществляется нормализация все гармоник. Нормализованные гармоник (52-54 фиг. 8), принятые в качеств информационных признаков, поступаю в блоке 3 классификации (фиг. 1 и 2) на вход АЦП 11. Цифровой код составляющих дискретного спектра (55-57 на фиг. 8) поступает на вхо коммутатора 12, в котором под действием импульсов (62 на фиг. 9), поступающих с первого выхода счетчка 6, осуществляется их последовательная передача в первый регистр памяти (64 на фиг. 9).

Разрешающий сигнал, поступающий второго выхода блока 1 преобразования на второй вход блока 4 управления устанавливает триггер 33 (фиг. в положение, при котором на прямом

его выходе формируется логическая 1, разрешающая прохождение импульсов с генератора 29 (58 на фиг. 8) через элемент И 30 на делитель 31 частоты импульсов. С второго выхода делителя 31 поступает тактовая последователь

5

0

5

0

5

0

5

0

ность f 10 кГц на первый выход блока 6 (60 на фиг. 8). По первому такту с первого выхода блока 4 на вход счетчика 6 поступает импульс, формирующий адрес (62 на фиг., 9) первой гармоники эталонного и текущего образов, поступающий соответственно на первые входы блока 5 памяти и адресньй вход коммутатора 12, Поступающий адрес первой гармоники (62 на фиг. 9) на первые входы блока 5 памяти стробируется импульсом с выхода триггера 38 и подается на адрес- ньй вход узла 43 памяти, соответствующий адресу первого столбца матрицы 43 памяти. На вторые входы блока 5 подается адрес первого класса эталонных признаков (63 на фиг. 9), который стробируется сигналом с выхода триггера 38 и поступает на адресньй вход узла 43 памяти, соответствующий адресу строки матрицы 43. Выбранная гармоника А под действием сигналов управления, которые формируются триггерами 34-39 из поступающих на третьи входы блока 5 последовательностей импульсов (59 на фиг. 9), выводится из узла 43 памяти и через элемент И 42 с выходов блока 5 подается через регистр 14 памяти на первые входы блока 15 выделения модуля разности (67 на фиг. 9), где сравнивается с текущей гармоникой А1, поступившей с коммутатора 12 (64 на фиг. 9) через регистр 13 памяти на вторые входы блока 15 (65 на фиг. 9), где определяется разность (А° на фиг. 9). Эта разность поступает в сумматор 16. Во втором такте осу- ществляется аналогичное сравнение вторых гармоник распознаваемого и эталонного образов. Процесс автоматически повторяется до сравнения последней гармоники распознаваемого образа с последней гармоникой первого класса эталонного признака. С адресом последней гармоники в дешифраторе 7 формируется импульс (69 на фиг.9), поступающий на разрешающий вход сумматора 16. Под дей- ст вием последнего накрплейная сумма

I/A ;

разности

nm

- А J, р , определяющая расстояние между распознаваемым и эталонньш образами, поступает на- вторые входы блока 17 сравнения (70 на фиг, 9), где сравнивается с заданным значением точности распознавания Рд, поданным на первые входы

7133960

блока 17 с блока 18 (71 на фиг. 9), Если в результате сравнения оказалось, что р Уо то с вторых выходов

счетчика 6 на вторые входы блока 5

Г)

памяти подается адрес следующего класса эталонных признаков (63 на фиг, 9), а на первые входы блока 5 памяти и адресные входы коммутатора 12с каждым тактовым импульсом поступают ю адреса 1,2 .,., п гармоник (62 на фиг. 9).

Таким образом , этап распознавания повторяется до появления на выходе .- блока 17 сравнения импульса р у (72 15 на фиг, 9), который, поступая через первый вход блока 4 управления на тактовый вход триггера 33, сбрасывает посл-едний, С прямого выхода

изображений, в него введены сумматор накапливающего типа, блок элементов И, коммутатор и аналого-цифровые преобразователи, информационные вход которых подключены к выходам блока формирования признаков, а выходы - к информационным входам коммутатора, адресный вход которого соединен с первым информационным выходом счетчика, а выход - с информационным вхо дам первого регистра, выход которого подключен к второму информационному входу блока выделения модуля разности, выход которого соединен с информационным входом сумматора накапливающего типа, выход которого подключен к второму информационному входу блока сравнения, а управляющий

триггера 33 снимается логическая 1, 20 вход - к выходу цервого дешифратора.

разрешающая прохождение тактовых импульсов от генератора 29, Одновременно на инверсном выходе триггера 33 (на втором выходе блока 4) формируется логическая 1, соответствующая режиму Класс найден (61 на фиг. 8), разрешающая прохождение информации с вторых выходов счетчика 6 через блок 8 элементов И на дешифратор 9, где дешифруется номер класса (73 на фиг. 9) и выводится в блок 10 индикации, регистрирующей класс распознаваемого изображения. Запись эталонных признаков в узел 43

памяти (фиг. 6) жиме обучения.

осуществляется в ретения

Формула изобре

1, Устройство для распознавания изображений, содержащее блок преобразования изображений, информационный выход которого подключен к информационному входу блока формирования признаков, первьй и второй регистры, блок сравнения, первый информационный вход которого соединен с выходом блока задания порогов, блок выделения модуля разности, первый информационный вход которого подключен к выходу второго регистра, счетчик, первый информационный выход которого подключен к информационному входу первого дешифратора, второй дешифратор, выходы которого соединены с входами блока индикации, блок памяти и блок управления, отличающееся тем, что, С целью расширения класса распознаваемых

изображений, в него введены сумматор накапливающего типа, блок элементов И, коммутатор и аналого-цифровые преобразователи, информационные входы которых подключены к выходам блока формирования признаков, а выходы - к информационным входам коммутатора, адресный вход которого соединен с первым информационным выходом счетчика, а выход - с информационным входам первого регистра, выход которого подключен к второму информационному входу блока выделения модуля разности, выход которого соединен с информационным входом сумматора накапливающего типа, выход которого подключен к второму информационному входу блока сравнения, а управляющий

вход - к выходу цервого дешифратора.

5

0

5

0

5

0

5

информационный вход которого соединен с первым информационным выходом первого счетчика, второй информационный выход которого подключен к информационному входу блока элементов И, выход которого соединен с информационным входом второго дешифратора, выход блока сравнения и управляющий выход блока преобразования изображений подключены соответственно к первому и второму входам блока управления, первый, второй и третий выходы которого соединены соответственно со счетным входом счетчика, с разрешающим входом блока элементов И и управляющим входом блока памяти,

2, Устройство по п, 1, отличающееся тем, что блок управления содержит генератор импульсов, элемент И, делитель частоты, дешифратор и триггер, тактовый и установочный входы которого являются соответственно первым и вторым входами блока, информационный вход триггера подключен к шине нулевого потенциала устройства, выход генератора импульсов соединен с первым входом элемента И, второй вход которого подключен к прямому выходу триггера, а выход - к счетному входу делителя частоты, первый и второй выходы которого соединены с входами дешифратора, причем второй выход делителя частоты, инверсный выход триггера и выход депгафратора являются соответственно первым, вторым и третьим выходами блока.

От блока 2

задания

«

Фиг.1

&i/ej

ф(/e.l

С

33

Поиск

30

31

ншея

ЮкГц

Фиг, 5

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для распознавания изображений. Цель изобретения - расширение класса распознаваемых изображений. В устройство, содержащее блок преобразования изображений, первый и второй регистры, блок сравнения, блок задания порогов, блок выделения модуля разности, счетчик, первый и второй дешифраторы, блок индикации, блок памяти и блок управления, введены сумматор накапливающего типа, блок эле мен- тов И, коммутатор и аналого-цифровые преобразователи. 1 з.п. ф-лы,.. 9 ил. с $ (Л со со ;о 05