Устройство для синхронизации системы управления @ -фазного вентильного преобразователя Советский патент 1987 года по МПК H02M1/08 

1

Изобретение относится к электротехнике и может быть использовано в цифровых системах управления вентильными преобразователями.

Целью изобретения является повышение точности синхронизации за счет компенсации внутренних задержек узлов схемы.

На фиг. 1 приведена функциональ- ная схема устройства; на фиг. 2 - временные диаграммы.

Устройство для синхронизации системы управления т-фазного вентильного преобразователя содержит формирователь 1 импульсов, следующих с периодом сети, выход которого подключен к входу записи запоминающего регистра 2, вход которого подключен к информационному выходу, а выход - к первому входу сумматора 3, второй вход которого подключен к выходу первого счетчика 4, вычитающий вход которого подключен к выходу первого 5, а суммирующий вход - к выходу второго 6 элементов И-НЕ, первые входы которых подключены к выходам первого 7 и второго 8 ББ-триггеров соответственно, а вторые - к выходу делителя 9 частоты, вход которого подключен к выходу генератора 10 тактовых импульсов вместе с вычитающим входом второго счетчика I1, информационный вход которого подключен к выходу регистра 2, а вход записи - к выходу узла 12 сдвига импульсов, первый вход которого подключен к выходу счетчика 11, а второй - к выходу формирователя 1 вместе с R-входом второго триггера 8 и входом установки распределителя 13, вход которого под ключен к выходу узла 12, (т-2)-й выход - к входу установки счетчика 4, (т-1)-й выход - S-входу триггера 7, а т-й выход - к R-входу триггера 7 и S-входу триггера 8.

Формирователь 1 импульсов выполняет функцию нуль-органа с укорачиванием длительности импульсов и представляет собой, например, компаратор и одновибратор на D-триггере (не по- казаны), причем входом формирователя является инверсный вход компаратора, а выходом - выход одновибратора, соединенного входом с выходом компаратора.

Узел 12 сдвига импульсов может быть вьтолнен, например, на двухвхо- довом элементе ИЛИ, к входам которого подключены выходы элементов задер

ь

5

0

25

71

„

35 45

50 55

30

282

ки на такт, реализованные каждый на D-триггере с входами асинхронной установки (не показаны), которые являются входами узла 12, выходом кото- i рого является выход элемента ИЛИ.

Распределитель 13 импульсов реализован, например, на последовательно соединенных счетчике и дешифраторе (не показаны), причем входом установки распределителя 13 является вход установки счетчика, входом распределителя - счетный вход счетчика, а выходами распределителя - выходы дешифратора, соединенного входами с выходами счетчика.

Принцип работы устройства поясняется диаграммами на фиг. 2, на которой обозначены: U,, - напряжение одной из фаз сети, например фазы А; и, - выходные импульсы формирователя

Iимпульсов; U - выходные импульсы генератора тактовых импульсов; U - диаграмма состояний выхода счетчика

IIимпульсов; U импульсы на выходе узла 12 сдвига импульсов; U, - выходные импульсы первого RS-тригге- ра 7; Uj- - выходные импульсы первого элемента И-НЕ 11; U - диаграмма состояний выхода первого счетчика 4 импульсов; Ug - выходные импульсы второго триггера 8; .U, - выходные импульсы второго элемента И-НЕ 6.

Устройство для синхронизации системы управления т-фазного вентильного преобразователя работает следующим образом.

На вход формирователя 1 импульсов поступает отфильтрованное напряжение U;; одной из фаз сети, например фазы А. В моменты начала формирования положительной полуволны напряжения на выходе формирователя 1 импульсов появляются импульсы Ц , следующие с периодом т. сети. При этом длительность импульсов и равна периоду Т,, импульсов и,(, генератора 10 тактовых импульсов. 15 начале i-ro периода Т; сети импульс U поступает на второй вход узла 12, где осуществляется задержка на, период Т.. С выхода узла 12 импульс, задержанный на такт, поступает на вход распределителя 13 импульсов на период Т,., Импульсом и с выхода формирователя i импульсов распределитель 13 импульсов устанавливается в исходное состояние, поэтому первый импульс U,,, поступающий на вход распределителя 13 импульсов., проходит на его первый выход. Одновременно с этим срезом импульса Ц во второй счет.чик 11 им- пульсов записывается число N j, с выхода запоминающего регистра 2, полученное на предыдущем периоде Т ;. сети, равном

Т- N.

Т-1 1.т-Т.

(1)

Импульсы и д- с выхода генератора

10тактовых импульсов поступают на вычитающий вход второго счетчика 11 импульсов, уменьшая число Nj на его выходе (фиг. 2, U,). При равенстве нулю выходного кода второго счетчика

11импульсов на его выходе заема появляется импульс, поступ ающий на первый вход узла 12 импульсов. Второй импульс Ц поступает на второй выход распределителя 13 импульсов. Одновременно срезом этого импульса и,2 осуществляется перезапись числа NJ с выхода запоминающего регистра 2 во второй счетчик 11, Сформированный временной интервал t равен интервалу дискретности преобразователя

,..,.

Ф г- 5

(2)

процесс циклически повторяется. Фронтом импульса с (т-2)-го выхода распределителя 13 импульсов, первый счетчик 4 импульсов обнуляется. Фронтом с (m-l)-ro выхода распределителя 13 импульсов на выходе первого RS-триггера 7 устанавливается логическая единица, определяя начало временного интервала t,.

На вход делителя 9 частоты импульсов с коэффициентом деления m поступают импульсы U с выхода гене- ратора 10 тактовых импульсов. С выхода делителя 9 частоты импульсы е периодом m -Т |. подаются на вторые входы элементов И-НЕ 5 и 6, Импульс U, с выхода первого RS-триггера 7 поступа- ет на первый вход первого элемента И-НЕ 5, разрешая прохождение импульсов и г с периодом т-Т на вычитающий вход первого счетчика 4 импульсов.

На его выходе IL формируется отрица- 50 тельное число, представленное в дополнительном коде, К концу временного интервала t)., число на выходе первого счетчика 4 импульсов равно

55

-1.

- т-1 iii fjr

Фронтом импульса с т-го выхода распределителя 13 импульсов первый

3471284

RS-триггер 7 обнуляется, а второй RS-триггер 8 формирует на своем выходе импульс Ug, поступающий на первый вход второго элемента И-НЕ 6,

Таким образом, заканчивается временной интервал t, и начинается временной интервал t,

При этом импульсы с периодом m-Tr с выхода второго элемента И-НЕ 6 поступают на суммирующий вход первого счетчика 4 импульсов, В тече10

ние временного интервала t на вход первого счетчика 2 импульсов поступает число импульсов, равное

-1 т

т-Т7

Таким образом, к концу временного интервала t на выходе первого счетчика 4 (фиг. 2, U).импульсов сформируется число, равное алгебраической сумме чисел, соответствующих временным интервалам t m-i и t.

1

,-1тм .

тс учетом того. Отсюда

(3)

что t tm..±iT.

dT oa-m-T,,, . Фронтом импульса U

(4) с выхода фор45

мирователя 1 импульсов, следуютщх с периодом сети, второй триггер 8 обнуляется, при этом импульсы И прекра- 35 щают поступать на суммирзпощий вход первого счетчика 4 импульсов.

На i-M периоде сети справедливо выражение, аналогичное выражению (l)

T.N--m.T,

Учитьшая выражение (4) и равенство временных интервалов ., меем

(5)

,.-Т..т-Тг (N,-N.J m-Tr- :/ l.

Скорректированный код периода сети равен .

N,N;., +с/ 1.(6)

На первый вход сумматора 3 поступает число сС1 с выхода первого счетчика 4 импульсов, а на второй вход - число N;., с выхода запоминающего регистра 2. Операция суммирования осу- ществляется с учетом знака числа сГ1.

Скорректированное число N. записывается с выхода сумматора 3 в запоминающий регистр 2 срезом импульса U, с выхода формирователя 1 импульсов.

чем исключается запись переходных процессов с выхода первого счетчика 4 импульсов. Запись числа с выхода запоминающего регистра 2 во второй счетчик 1 импульсов осуществляется срезом импульса U , отстающего на период Т от импульса U . Этим обеспечивается запись достоверной информации. При этом в счетчик 11 импульсов-записываются (n-l) младших разрядов кода NJ , а п-й разряд является знаковым. Сумматор 3 и запоминающий регистр 2 имеют разрядность, равную п. Счетчик 4 импульсо также выполняется п-разрядным, что необходимо в начале работы устройства для записи числа N в запоминающий регистр 2 и далее.

Возможны 3 случая.

Число . При этом период сети не изменяется и корректировка кода N,-.1 не производится.

1

Число с/1 7 О. Период напряжения ceти TJ T-. и скорректированное число N;, равно , + c/5 (фиг. 2). В блок фазосмещения системы управления m-фазного преобразователя (не показан) поступают импульсы с m выходов распределителя 13 импульсов, а импульсы с (т+1) выхода не используются.

Число (fl О. Период сети Т; меньше предьщущего и корректировка числа Nj осуществляется в сторону уменьшения. N,.i-c/ l.

Таким образом, в предлагаемом устройстве синхронизации отслеживается изменение периода питающей сети с учетом внутренних задержек , что повьппает точность сшгхрониза - ции.

347128 Ф

6

10

15

20.

ормула изобретения Устройство для синхронизации системы управления ю-фазного вентильного преобразователя, содержащее формирователь импульсов, следующих с периодом сети, выход которого подключен к входу записи запоминающего регистра, выход которого подключен к одному входу сумматора, первый и второй счетчики импульсов, генератор тактовых импульсов, выход которого подключен к входу делителя частоты и вычитающему входу второго счетчика импульсов, вход записи которого соединен с вьрсодом узла сдвига импульсов, отличающееся тем, что, с целью повьш1ения точности синхронизации, оно снабжено двумя элементами И-НЕ, двумя RS-.триггера- ми и распределителем импульсов, вход которого подключен к выходу узла сдвига импульсов, первый вход которого подключен к выходу второго счетчика импульсов, а второй подключен к выходу формирователя импульсов вместе с R-входом второго триггера и входом установки распределителя т-й выход которого подключен к R-входу первого и S-входу второго триггеров, {т-1)-й выход - к S-входу первого триггера, а (т-2)-й выход - к входу установки первого счетчика импульсов, вычитающий вход которого подключен к входу первого, а суммирующий вход к 35 выходу второго элементов И-НЕ, первые входы которьпс подключены к выходам первого и второго триггеров соответственно, а вторые входы - к выходу делителя частоты, причем выход первого счетчика подключен к другому входу сумматора, информационный выход которого подключен к входу запоминающего регистра, выход которого подключен к информационному входу второго счетчика импульсов.

25

30

40

45

/i

и,г

i rl

fff-2

fm-f.

и-,

tJt

m-1 т 12

тМ учитывается

uit

Us

lm-f

Us

:::

UK

UK

Составитель В.Жмуров Редактор Н.Лазаренко Техред Л.Олийнык Корректор М.МаксимишинецЗаказ 5124/49 Тираж 658Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород,,ул. Проектная, 4

Ut

+//

nt f

Bl

(Jt

J,

/л

U)t

oJt

риг. Z